西安交通大學(xué)《數(shù)字邏輯電路》課內(nèi)實驗報告

西安交通大學(xué)《數(shù)字邏輯電路》課內(nèi)實驗報告

ID:34144262

大小:304.70 KB

頁數(shù):16頁

時間:2019-03-04

西安交通大學(xué)《數(shù)字邏輯電路》課內(nèi)實驗報告_第1頁
西安交通大學(xué)《數(shù)字邏輯電路》課內(nèi)實驗報告_第2頁
西安交通大學(xué)《數(shù)字邏輯電路》課內(nèi)實驗報告_第3頁
西安交通大學(xué)《數(shù)字邏輯電路》課內(nèi)實驗報告_第4頁
西安交通大學(xué)《數(shù)字邏輯電路》課內(nèi)實驗報告_第5頁
資源描述:

《西安交通大學(xué)《數(shù)字邏輯電路》課內(nèi)實驗報告》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、西安交通大學(xué)電子技術(shù)實驗報告智力搶答器的設(shè)計班級:姓名:學(xué)號:H期:2015年6月30H聯(lián)系電話:一、實驗?zāi)康碾娮蛹夹g(shù)專題實驗是對《數(shù)字邏輯電路》課程內(nèi)容的全面、系統(tǒng)的總結(jié)、鞏固和提高的一項課程實踐活動。通過智力搶答器的設(shè)計與分析實驗,加強與鞏I古I學(xué)對數(shù)字邏輯電路設(shè)計的基本方法和技巧的掌握,同時熟悉QuartusII軟件及實驗室多功能學(xué)習(xí)機硬件平臺,并掌握數(shù)字邏輯電路測試的基木方法,訓(xùn)練學(xué)牛的動手能力和思維方法。通過本實驗,一方面提高學(xué)生運用數(shù)字邏輯電路解決實際問題的能力,另一方面使學(xué)生更深入的理解所學(xué)知識,將理論與實際問題相結(jié)合,為以后的計算機硬件課程的學(xué)習(xí)奠定良好的基礎(chǔ)。二、系統(tǒng)設(shè)計

2、概要智力搶答器的設(shè)計1、項目名稱2、系統(tǒng)設(shè)計要求在許多比賽活動中,為了準確、公正、直觀地判斷岀第一搶答者,通常設(shè)置一臺搶答器,通過數(shù)顯、燈光及音響等多種手段指示出第一搶答者。同時,還可以設(shè)置計分、犯規(guī)及獎懲計錄等多種功能。木設(shè)計的具體要求是:(1)設(shè)計制作一個可容納四組參賽者的數(shù)字智力搶答器,每組設(shè)置一個搶答按鈕供搶答者使用。(2)電路具有第一搶答信號的鑒別和鎖存功能。(3)設(shè)置計分電路。(4)設(shè)置犯規(guī)電路。三、系統(tǒng)設(shè)計方案1、總體概述根據(jù)系統(tǒng)設(shè)計要求可知,系統(tǒng)的輸入信號有:各組的搶答按鈕A、B、C、D,系統(tǒng)清零信號CLR,系統(tǒng)時鐘信號CLK,計分復(fù)位端RST,加分按鈕端ADD,計時預(yù)置控

3、制端LDN,計時使能端EN,計時預(yù)置數(shù)據(jù)調(diào)整按鈕TA、TB;系統(tǒng)的輸出信號有:四個組搶答成功與否的指示燈控制信號輸出口LEDA、LEDB、LEDC、LEDD,四個組搶答吋的計吋數(shù)碼顯示控制信號若干,搶答成功組別顯示的控制信號若干,各組計分動態(tài)顯示的控制信號若干。根據(jù)以上的分析,我們可將整個系統(tǒng)分為三個主要模塊:搶答鑒別模塊QDJB;搶答計時模塊JSQ;搶答計分模塊JFQ。對于需顯示的信息,需增加或外接譯碼器YMQ,進行顯示譯碼??紤]到FPGA/CPLD的可用接口及一般EDA實驗開發(fā)系統(tǒng)提供的輸岀顯示資源的限制,這里我們將組別顯示和計時顯示的譯碼器內(nèi)設(shè),而將各組的計分顯示的譯碼器外接。2、系

4、統(tǒng)模塊圖計分器3.系統(tǒng)總體電路圖二3#1噸woxrsqILrccteWaM*???K■K?K■K???■MSMS???????????????????????????????????????)MHB::對芒堆??)mm????owoe?????????owST?Jnirvniiw?vMtv?9Mtv?tiiitetii■ADDO-_..;cwi???)miu「?ote??ot???iie?Miieat....;LDNO-Xii-,?)UI???MOM???04?MOW?p-l—LA艸”1I呻qdout?m1:H廠一、r蒂刁i?1)?11t1?????????????????????????

5、?????????????????????????????????三、系統(tǒng)單元模塊電路設(shè)計及工作原理K搶答鑒別模塊(1)VHDL源程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYQDJBISPORT(CLR:INSTD_LOGIC;A,B,C,D:INSTD_LOGIC;Al,Bl,Cl,DI:OUTSTD_LOGIC;STATES:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDENTITYQDJB;ARCHITECTUREARTOFQDJBISCONSTANTWl:CONSTANTW2:STD_LOGIC_VECTOR:

6、=H0001n;STD_LOGIC_VECTOR:=',0010M;CONSTANTW3:STD_LOGIC_VECTOR:=nO100n;CONSTANTW4:STD_LOGIC_VECTOR:=u1000”;BEGINPROCESS(CLR,A,B,C,D)ISBEGINIFCLR三1'THENA1B1Cl<=*0*;D1v=O;ELSIF((A二T)AND((B^O'ANDC=OANDD=O)OR(B二TORC=TORD二T)))THENAlv二T;Blv二O;Clv='0‘;D1<=,O,;STATES<=W1;ELSIF(A=,0,ANDB='1'ANDC=,0,ANDD=,0,

7、)THENA1B1v二T;C1v='0‘;D1<=*0*;STATESv二W2;ELSIF(A=OANDB=0*ANDC=TANDD=O)THENAlv二O;Blv二O;Clv=T;Div二O;STATESv二W3;ELSIF(A=,0,ANDB=,0,ANDC=,0,ANDD^V)THENAlv=o;Bl<='0*;Clv='0‘;Dl<=r;STATESV二W4;ENDIF;ENDPROCESS;ENDARCHITE

當前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內(nèi)容,確認文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。