資源描述：
《輕摻雜型襯底混合信號(hào)集成電路中襯底耦合噪聲建模》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、國(guó)內(nèi)圖書(shū)分類(lèi)號(hào)：TN432學(xué)校代碼：10213國(guó)際圖書(shū)分類(lèi)號(hào)：621.3密級(jí)：公開(kāi)工學(xué)碩士學(xué)位論文輕摻雜型襯底混合信號(hào)集成電路中襯底耦合噪聲的建模碩士研究生：柳姍姍導(dǎo)師：來(lái)逢昌副教授申請(qǐng)學(xué)位：工學(xué)碩士學(xué)科：微電子學(xué)與固體電子學(xué)所在單位：信息與電氣工程學(xué)院答辯日期：2012年7月授予學(xué)位單位：哈爾濱工業(yè)大學(xué)ClassifiedIndex:TN432U.D.C:621.3DissertationfortheMasterDegreeinEngineeringMODELINGOFSUBSTRATECOUPLINGNOISEINLIGH
2、TLY-DOPEDMIXED-SIGNALICsCandidate：LiuShanshanSupervisor：AssociateProf.LaiFengchangAcademicDegreeAppliedfor：MasterofEngineeringSpeciality：MicroelectronicsandSolid-StateElectronicsAffiliation：SchoolofInformationandElectricalEngineeringDateofDefence：July,2012Degree-Con
3、ferring-Institution：HarbinInstituteofTechnology哈爾濱工業(yè)大學(xué)工學(xué)學(xué)位碩士論文摘要隨著片上集成系統(tǒng)SoC（SystemonChip）的應(yīng)用越來(lái)越廣泛，襯底耦合噪聲問(wèn)題已經(jīng)成為混和信號(hào)集成電路設(shè)計(jì)中一個(gè)巨大的挑戰(zhàn)。同一芯片上敏感的模擬/射頻電路被大量的數(shù)字電路包圍，數(shù)字電路通過(guò)多種方式向襯底注入的寄生電流，通過(guò)襯底的傳導(dǎo)耦合到敏感模塊，影響電路的性能，甚至對(duì)整個(gè)芯片的功能造成損傷。論文對(duì)襯底耦合噪聲的注入、傳播和拾取的機(jī)理分別進(jìn)行了詳細(xì)的闡述。針對(duì)更適用于混合信號(hào)集成電路的輕摻雜型襯
4、底建立了一個(gè)電路級(jí)的三維網(wǎng)格型襯底模型，該模型是一個(gè)電阻電容的分布網(wǎng)絡(luò)，并且考慮了仿真的復(fù)雜度，將其進(jìn)行簡(jiǎn)化，模型的準(zhǔn)確性通過(guò)四探針測(cè)電阻率法來(lái)驗(yàn)證。同時(shí)還考慮了來(lái)自電源/地分布網(wǎng)絡(luò)的耦合噪聲，建立了該路徑模型。并對(duì)數(shù)字開(kāi)關(guān)噪聲進(jìn)行了建模，將其等效為一個(gè)脈沖電流源作為噪聲源向襯底注入噪聲。然后，將這些模型應(yīng)用于具體電路進(jìn)行SPECTRE仿真，分析襯底耦合噪聲對(duì)電路性能造成的影響。對(duì)襯底建模的目的是在電路設(shè)計(jì)階段預(yù)測(cè)襯底噪聲并采取抑制措施，論文針對(duì)SMIC0.18μm混和信號(hào)工藝中幾種有效的隔離噪聲結(jié)構(gòu)分別進(jìn)行了建模和仿真，包括
5、單保護(hù)環(huán)隔離、雙保護(hù)環(huán)隔離、深N阱隔離，并且設(shè)計(jì)了一種有源抑制噪聲放大器的電路結(jié)構(gòu)，用于增強(qiáng)保護(hù)環(huán)的抑制作用和有效范圍。最后對(duì)比了這幾種抑制襯底耦合噪聲技術(shù)的效果，進(jìn)行定量分析，得出一般性結(jié)論。關(guān)鍵詞：襯底耦合噪聲；輕摻雜；三維襯底模型；深N阱隔離-I-哈爾濱工業(yè)大學(xué)工學(xué)學(xué)位碩士論文AbstractAsthewidelyapplicationofSystemonChip(SoC),substratecouplingnoisehasbecomeoneofthemostimportantissuesinmixed-signalIC
6、s’design.Thesensitiveanalog/RFcircuitsaresurroundedbyagreatlotofdigitalcircuitswhicharefabricatedwitheachotheronthesamedie.Theparasiticalcurrentwhicharegeneratedfromdigitalcircuitswillbeinjectedtothesubstrateinvariousways,thustheycantransmittothesensitivemodulesthro
7、ughsubstrate,whichcandeteriorateperformanceofanalog/RFcircuits,evencausefailureofthewholechips.Inthisdissertation,themechanismsofinjection,transmissionandpickingupofthecouplingsubstratenoisearestudiedandexplicated.A3Dcircuitlevelmodeloflightly-dopedsubstratewhichisa
8、pplicableinanalyzingmixed-signalICisproposedinthisdissertation.Thismodelisanetworkwithdistributingresistanceandcapacitance,andissimplified
