資源描述：
《應(yīng)用于頻率綜合器的多模分頻器設(shè)計_詹海挺new》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、第31卷第6期杭州電子科技大學(xué)學(xué)報Vol．31，No．62011年12月JournalofHangzhouDianziUniversityDec．2011應(yīng)用于頻率綜合器的多模分頻器設(shè)計詹海挺，孫玲玲，高海軍(杭州電子科技大學(xué)射頻與電路系統(tǒng)教育部重點(diǎn)實(shí)驗(yàn)室，浙江杭州310018)摘要:該文給出了應(yīng)用于頻率合成器的多模分頻器實(shí)現(xiàn)，電路采用了中芯國際65nm工藝，工作電壓為1．2V。整個分頻電路是基于源耦合結(jié)構(gòu)實(shí)現(xiàn)的2/3雙模分頻器，可實(shí)現(xiàn)的分頻模數(shù)范圍為128－1023。仿真結(jié)果表明，在輸入差分正弦電壓峰峰值大于400
2、mV的情況下能對600MHz－4GHz頻率范圍內(nèi)的信號實(shí)現(xiàn)分頻。關(guān)鍵詞:頻率合成器;多模分頻器;源耦合結(jié)構(gòu);雙模分頻器中圖分類號:TN401文獻(xiàn)標(biāo)識碼:A文章編號:1001－9146(2011)06－0001－040引言隨著當(dāng)今消費(fèi)電子業(yè)類技術(shù)的發(fā)展和市場的需求，采用低成本的CMOS工藝實(shí)現(xiàn)無線收發(fā)系統(tǒng)的單芯片集成已成為學(xué)術(shù)界和工業(yè)界研究的熱點(diǎn)。作為射頻前端部分關(guān)鍵模塊之一的頻率綜合器，其性能直接影響到接收機(jī)的靈敏度，相位噪聲等指標(biāo)。分頻器是頻率綜合器的重要組成部分，基于吞脈沖計［1］數(shù)器的結(jié)構(gòu)是目前廣泛使用的分頻器
3、結(jié)構(gòu)。分頻器的實(shí)現(xiàn)方式主要有真單相鐘控電路和源耦合結(jié)構(gòu)兩種。真單相鐘控電路技術(shù)采用動態(tài)CMOS技術(shù)，具有管子少、電路結(jié)構(gòu)簡單和功耗低等優(yōu)點(diǎn)，但在［2］低電源電壓下這種結(jié)構(gòu)無法操作在較高頻率。源耦合技術(shù)具有低擺幅，高速度，低噪聲，抗干擾能力［3］強(qiáng)等優(yōu)點(diǎn)，是一種基于差分結(jié)構(gòu)的邏輯電路。本文采用源耦合結(jié)構(gòu)和標(biāo)準(zhǔn)數(shù)字邏輯單元等設(shè)計了一種可應(yīng)用于整數(shù)或分?jǐn)?shù)頻率綜合器的多模分頻器。1總體結(jié)構(gòu)該電路由輸入級、分頻級和輸出級3部分組成，其總體架構(gòu)如圖1所示:圖1多模分頻器總體架構(gòu)收稿日期:2011－10－18作者簡介:詹海挺(19
4、85－)，男，浙江臨海人，在讀研究生，集成電路工程．2杭州電子科技大學(xué)學(xué)報2011年在頻率綜合器里，壓控振蕩器的輸出差分信號經(jīng)過輸入級的隔直偏置電路，使差分信號偏置在分頻級要求的直流偏置點(diǎn)。分頻級實(shí)現(xiàn)分頻功能，由9個2/3單元和邏輯門組成，其分頻模數(shù)由P0、P1、…、P9控制。輸出級電路完成輸出信號的選擇。2/3單元采用吞脈沖技術(shù)，能實(shí)現(xiàn)2分頻或則3分頻功能，其分頻數(shù)由mod和P共同控制。當(dāng)mod和P都為1時，2/3單元為一個3分頻器，否則為2分頻器。圖1中的分頻級，根據(jù)文獻(xiàn)4的算法，OUT16787i8i9i的分頻
5、數(shù)為2+∑2Pi，OUT2的分頻數(shù)為2+∑2Pi，OUT3的分頻數(shù)為2+∑2Pi，通過輸出級的選i=0i=0i=09i擇，F(xiàn)out的分頻數(shù)為∑2Pi。i=02模塊電路2．1隔直偏置電路輸入級是一個隔直偏置電路，由電容和電阻組成。電容C的作用是濾除VCO輸出差分信號的直流成分，電阻R和偏置電壓Vbias的作用是給差分信號提供直流偏置，以滿足分頻級對差分輸入信號的直流要求，此處Vbias為950mV。這里電阻電容組成一個高通濾波器，頻率小于1/2RC被濾掉而達(dá)不到分頻級。此電路由于版圖的布局考慮，選擇了電阻R為679Ω，
6、電容C為1．066pF，可得頻率大于221M的信號都將通過，遠(yuǎn)滿足最低頻率600M的要求。2．22/3分頻單元2/3分頻單元由預(yù)分頻邏輯和吞控制邏輯組成，如圖2所示:圖22/3單元結(jié)構(gòu)圖預(yù)分頻邏輯實(shí)現(xiàn)電路分頻，吞脈沖控制邏輯實(shí)現(xiàn)電路控制。當(dāng)modin為低時，吞脈沖控制邏輯反饋給預(yù)分頻邏輯的電平為高電平;當(dāng)modin為高，若吞控制邏輯檢測到P為高，則吞控制邏輯會強(qiáng)制預(yù)分頻邏輯吞掉Fin的額外一個周期，即為3分頻;否則，則預(yù)分頻邏輯仍保持在2分頻狀態(tài)。文獻(xiàn)5提出了一種SCL結(jié)構(gòu)鎖存器的實(shí)現(xiàn)，該文進(jìn)行了改進(jìn)，用工作在線性區(qū)
7、的PMOS管作為負(fù)載，一個單輸入D鎖存器和一個與門組成一個雙輸入的D鎖存器如圖3、4所示。第6期詹海挺等:應(yīng)用于頻率綜合器的多模分頻器設(shè)計3圖3單輸入鎖存器圖4雙輸入鎖存器2．3輸出級電路輸出級電路如圖5所示，當(dāng)P9為高電平，F(xiàn)out選擇OUT3;當(dāng)P9為低電平，P8為高電平時，F(xiàn)out選9i擇OUT2;其它情況選Fout選擇OUT1。從而Fout的分頻數(shù)達(dá)為∑2·Pi。放大級電路是放大3路傳輸i=0門線與后的信號，以滿足反相級的驅(qū)動電平要求。圖5輸出級電路3電路仿真結(jié)果及版圖整個分頻器電路采用smic65nm工藝實(shí)
8、現(xiàn)，除去PAD，分頻器版圖面積為160μm×73μm。加上PAD后的版圖面積為709μm×559μm，功耗5mW。在輸入差分正弦信號頻率為600MHz－4GHz、輸入峰峰值為400－500mV、工藝角為tt、ss、ff、sf、fs情況下，后仿真滿足128－1023分頻數(shù)的要求。如圖6所示為分頻器在壓控振蕩器輸入頻率為4G，輸入電壓峰峰值為400
