資源描述：
《基于Nios II與硬件加速核的SoPC圖像處理系統(tǒng)架構(gòu)研究》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、學(xué)校代碼：10264研究生學(xué)號(hào)：M150502671上海海洋大學(xué)碩士學(xué)位論文基于NiosII與硬件加速核的SoPC圖像題目：處理系統(tǒng)架構(gòu)研究ResearchonSoPCImageProcessingSystem英文題目：ArchitectureBasedonNiosIIandHardwareAcceleratedCore專業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)（工學(xué)）研究方向：嵌入式技術(shù)姓名：馬玉奇指導(dǎo)教師：馮國(guó)富副教授二O一八年五月二十四日上海海洋大學(xué)碩士學(xué)位論文本人鄭重聲明：我恪守學(xué)術(shù)道德，崇尚嚴(yán)謹(jǐn)學(xué)風(fēng)。所呈交的學(xué)位論文，是本人在導(dǎo)師的
2、指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果。除文中已經(jīng)明確注明和引用的內(nèi)容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫(xiě)過(guò)的作品及成果的內(nèi)容。論文為本人親自撰寫(xiě)，我對(duì)所寫(xiě)的內(nèi)容負(fù)責(zé)，并完全意識(shí)到本聲明的法律結(jié)果由本人承擔(dān)。學(xué)位論文作者簽名：日期：年月日上海海洋大學(xué)學(xué)位論文版權(quán)使用授權(quán)書(shū)學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國(guó)家有關(guān)部門(mén)或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱或借閱。本人授權(quán)上海海洋大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段
3、保存和匯編本學(xué)位論文。保密□，在年解密后適用本版權(quán)書(shū)。本學(xué)位論文屬于不保密□學(xué)位論文作者簽名：指導(dǎo)教師簽名：日期：年月日日期：年月日上海海洋大學(xué)碩士學(xué)位論文上海海洋大學(xué)碩士學(xué)位論文答辯委員會(huì)成員名單姓名工作單位職稱備注劉廣鐘上海海事大學(xué)教授主席陳明上海海洋大學(xué)教授委員熊中敏上海海洋大學(xué)副教授委員馮國(guó)富上海海洋大學(xué)副教授委員裴麗娜上海海洋大學(xué)助教秘書(shū)答辯地點(diǎn)信息學(xué)院306答辯日期2018.05.24上海海洋大學(xué)碩士學(xué)位論文基于NiosII與硬件加速核的SoPC圖像處理系統(tǒng)架構(gòu)研究摘要隨著計(jì)算機(jī)技術(shù)、圖像處理技術(shù)以及微電子技術(shù)
4、的飛速發(fā)展，數(shù)字圖像處理技術(shù)已應(yīng)用到圖像識(shí)別、計(jì)算機(jī)視覺(jué)、深度學(xué)習(xí)等諸多領(lǐng)域，同時(shí)對(duì)數(shù)字圖像處理的速度與精確度方面的要求也越來(lái)越高。目前，采用通用計(jì)算機(jī)對(duì)數(shù)字圖像進(jìn)行處理雖然技術(shù)較為成熟，但存在著系統(tǒng)成本高、體積大、功耗高、速度低等缺點(diǎn)；相比于通用計(jì)算機(jī)，專用集成電路ASIC具有明顯優(yōu)勢(shì)，但是ASIC作為固定的集成電路，功能單一并且開(kāi)發(fā)周期長(zhǎng)、設(shè)計(jì)成本高；數(shù)字信號(hào)處理器DSP因具有自身的硬件結(jié)構(gòu)在數(shù)字圖像處理中占據(jù)一定優(yōu)勢(shì)，但是DSP圖像處理系統(tǒng)成本高、外圍電路復(fù)雜，使得開(kāi)發(fā)難度較高、設(shè)計(jì)靈活性差?，F(xiàn)場(chǎng)可編程門(mén)陣列FPGA
5、因集成度高、開(kāi)發(fā)成本低、固有的并行處理能力強(qiáng)、穩(wěn)定性好等優(yōu)勢(shì)，在數(shù)字圖像處理領(lǐng)域得到了廣泛應(yīng)用。針對(duì)數(shù)字圖像處理中運(yùn)行耗時(shí)的運(yùn)算，可使用FPGA邏輯資源設(shè)計(jì)硬件加速核，將FPGA的并行處理能力與NiosII的靈活開(kāi)發(fā)能力相結(jié)合，是實(shí)現(xiàn)基于NiosII與硬件加速核的SoPC數(shù)字圖像系統(tǒng)的關(guān)鍵。鑒于上述問(wèn)題，本文對(duì)基于NiosII與硬件加速核的SoPC圖像處理系統(tǒng)架構(gòu)進(jìn)行深入研究，主要的內(nèi)容包括：（1）提出了基于NiosII處理器與硬件加速核的SoPC數(shù)字圖像處理系統(tǒng)架構(gòu)，并深入研究了硬件邏輯加速核與NiosII之間進(jìn)行邏輯控
6、制與數(shù)據(jù)通信的問(wèn)題，設(shè)計(jì)了基于I/O接口寄存器映射與基于Avalon接口邏輯封裝兩種通信方案；（2）在所提的SoPC數(shù)字圖像處理系統(tǒng)架構(gòu)下，針對(duì)圖像處理中應(yīng)用最為廣泛的卷積運(yùn)算，利用FPGA的硬件乘累加器與并行加法器，設(shè)計(jì)了3x3與5x5模板的卷積硬件加速核；（3）設(shè)計(jì)了基于3x3卷積加速核的Sobel邊緣檢測(cè)加速核，以及基于3x3與5x5卷積加速核的圖像平滑加速核，并搭建了基于NiosII的SoPC圖像處理系統(tǒng)平臺(tái)，對(duì)數(shù)字圖像的邊緣檢測(cè)與圖像平滑效果進(jìn)行測(cè)試。本文采用ModelsimSE對(duì)3x3與5x5的卷積加速核進(jìn)行功
7、能仿真，結(jié)果表明所設(shè)計(jì)的卷積加速核能有效實(shí)現(xiàn)卷積運(yùn)算的功能；對(duì)Sobel邊緣檢測(cè)加速核進(jìn)行功I上海海洋大學(xué)碩士學(xué)位論文能仿真，并在FPGA數(shù)字圖像開(kāi)發(fā)平臺(tái)上搭建本文所設(shè)計(jì)的SoPC數(shù)字圖像處理系統(tǒng)，通過(guò)選取不同的門(mén)限值對(duì)Sobel邊緣加速核進(jìn)行測(cè)試，仿真及測(cè)試表明Sobel邊緣檢測(cè)加速核能有效的對(duì)圖像的邊緣信息進(jìn)行提取，并在門(mén)限值為20的情況下，獲得了較好的邊緣檢測(cè)效果；分別對(duì)3x3與5x5圖像平滑加速核進(jìn)行仿真測(cè)試，所設(shè)計(jì)的加速核能有效完成對(duì)圖像平滑運(yùn)算，并且隨著平滑卷積核的增大，圖像平滑效果越明顯，圖像模糊程度越高。關(guān)
8、鍵詞：FPGA，NiosII，卷積加速核，SoPC，圖像邊緣檢測(cè)，圖像平滑II上海海洋大學(xué)碩士學(xué)位論文ResearchonSoPCImageProcessingSystemArchitectureBasedonNiosIIandHardwareAcceleratedCoreABSTRACTWiththe
