推挽輸出與開漏輸出的區(qū)別

《推挽輸出與開漏輸出的區(qū)別》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、推挽輸出:可以輸出高,低電平,連接數(shù)字器件;開漏輸出:輸出端相當(dāng)于三極管的集電極.要得到高電平狀態(tài)需要上拉電阻才行.適合于做電流型的驅(qū)動,其吸收電流的能力相對強(qiáng)(一般20ma以內(nèi)).???推挽結(jié)構(gòu)一般是指兩個三極管分別受兩互補(bǔ)信號的控制,總是在一個三極管導(dǎo)通的時候另一個截止.???要實(shí)現(xiàn)線與需要用OC(opencollector)門電路.是兩個參數(shù)相同的三極管或MOSFET,以推挽方式存在于電路中,各負(fù)責(zé)正負(fù)半周的波形放大任務(wù),電路工作時，兩只對稱的功率開關(guān)管每次只有一個導(dǎo)通，所以導(dǎo)通損耗小,效率高。輸出既可以向負(fù)載灌電流，也可以從負(fù)載抽取電流。/////

2、////////////////////////////////////////////////////////////////?????????????????????????開漏電路特點(diǎn)及應(yīng)用???在電路設(shè)計時我們常常遇到開漏（opendrain）和開集（opencollector）的概念。本人雖然在念書時就知道其基本的用法，而且在設(shè)計中并未遇的過問題。但是前兩天有位同事向我問起了這個概念。我忽然覺得自己對其概念了解的并不系統(tǒng)。近日，忙里偷閑對其進(jìn)行了下總結(jié)?！　∷^開漏電路概念中提到的“漏”就是指MOSFET的漏極。同理，開集電路中的“集”就是指三極

3、管的集電極。開漏電路就是指以MOSFET的漏極為輸出的電路。一般的用法是會在漏極外部的電路添加上拉電阻。完整的開漏電路應(yīng)該由開漏器件和開漏上拉電阻組成。如圖1所示：???組成開漏形式的電路有以下幾個特點(diǎn)：1.利用外部電路的驅(qū)動能力，減少IC內(nèi)部的驅(qū)動。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時，驅(qū)動電流是從外部的VCC流經(jīng)Rpull-up，MOSFET到GND。IC內(nèi)部僅需很下的柵極驅(qū)動電流。如圖1。2.可以將多個開漏輸出的Pin，連接到一條線上。形成“與邏輯”關(guān)系。如圖1，當(dāng)PIN_A、PIN_B、PIN_C任意一個變低后，開漏線上的邏輯就為0了。這也是I2C，SMB

4、us等總線判斷總線占用狀態(tài)的原理。3.可以利用改變上拉電源的電壓，改變傳輸電平。如圖2,IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。4.開漏Pin不連接外部的上拉電阻，則只能輸出低電平(因此對于經(jīng)典的51單片機(jī)的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。5.標(biāo)準(zhǔn)的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。應(yīng)用中需注意：1.??開漏和開集的原理類似，在許多應(yīng)用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅(qū)

5、動。則我們常見的驅(qū)動方式是利用一個三極管組成開集電路來驅(qū)動它，即方便又節(jié)省成本。如圖3。2.上拉電阻Rpull-up的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度。阻值越大，速度越低功耗越小。反之亦然。??Push-Pull輸出就是一般所說的推挽輸出，在CMOS電路里面應(yīng)該較CMOS輸出更合適，應(yīng)為在CMOS里面的push－pull輸出能力不可能做得雙極那么大。輸出能力看IC內(nèi)部輸出極N管P管的面積。和開漏輸出相比，push－pull的高低電平由IC的電源低定，不能簡單的做邏輯操作等。push－pull是現(xiàn)在CMOS電路里面用得最多的輸出級設(shè)計方式。at91rm920

6、0GPIO模擬I2C接口時注意??！一.什么是OC、OD集電極開路門(集電極開路OC或源極開路OD)open-drain是漏極開路輸出的意思，相當(dāng)于集電極開路(open-collector)輸出，即ttl中的集電極開路（oc）輸出。一般用于線或、線與，也有的用于電流驅(qū)動。open-drain是對mos管而言，open-collector是對雙極型管而言，在用法上沒啥區(qū)別。開漏形式的電路有以下幾個特點(diǎn)：1.利用外部電路的驅(qū)動能力，減少IC內(nèi)部的驅(qū)動?；蝌?qū)動比芯片電源電壓高的負(fù)載.2.可以將多個開漏輸出的Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件

7、的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負(fù)載時，下降延是芯片內(nèi)的晶體管，是有源驅(qū)動，速度較快；上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負(fù)載電阻的選擇要兼顧功耗和速度。3.可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。4.開漏Pin不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。5.正常的CMOS輸出級是上、下兩個管子，把上面的管子去掉就是OPEN-

8、DRAIN了。這種輸出的主要目的有兩個：電平轉(zhuǎn)換和線與。6.由于漏