探索基于fpga的實(shí)時圖像邊緣檢測系統(tǒng)的研究

探索基于fpga的實(shí)時圖像邊緣檢測系統(tǒng)的研究

ID:34781559

大小:6.22 MB

頁數(shù):95頁

時間:2019-03-10

探索基于fpga的實(shí)時圖像邊緣檢測系統(tǒng)的研究_第1頁
探索基于fpga的實(shí)時圖像邊緣檢測系統(tǒng)的研究_第2頁
探索基于fpga的實(shí)時圖像邊緣檢測系統(tǒng)的研究_第3頁
探索基于fpga的實(shí)時圖像邊緣檢測系統(tǒng)的研究_第4頁
探索基于fpga的實(shí)時圖像邊緣檢測系統(tǒng)的研究_第5頁
資源描述:

《探索基于fpga的實(shí)時圖像邊緣檢測系統(tǒng)的研究》由會員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、分類號:U4910710一-20061017刪剮川l

2、j

3、}㈣㈣邶㈣Y152601?1渡步犬海碩士學(xué)位論文基于FPGA的實(shí)時圖像邊緣檢測系統(tǒng)的研究導(dǎo)師姓名職稱申請學(xué)位級別論文提交日期學(xué)位授予單位程鴻亮邱彥章副教授答辯委員會主席巨丞鐾學(xué)位論文評閱人關(guān)司劉曄摘要隨著集成電路技術(shù)的高速發(fā)展,單芯片圖像處理成為目前的研究開發(fā)熱點(diǎn)之一。FPGA結(jié)合了微電子技術(shù)、電路技術(shù)、EDA技術(shù),使設(shè)計者可以集中精力進(jìn)行系統(tǒng)邏輯功能的設(shè)計,縮短了設(shè)計周期,提高了設(shè)計質(zhì)量。本論文基于Altera公司CycloneIl系列的FPGA芯片,研究并

4、實(shí)現(xiàn)實(shí)時圖像邊緣檢測的單芯片系統(tǒng)。系統(tǒng)的整個設(shè)計過程是在0uartusII以及DEl等軟硬件環(huán)境下完成的,內(nèi)容主要包括系統(tǒng)結(jié)構(gòu)的分析以及各模塊的設(shè)計、仿真以及系統(tǒng)在硬件上的驗(yàn)證。其中詳細(xì)論述了乒乓操作在本系統(tǒng)中的實(shí)現(xiàn)方式,通過VHDL實(shí)現(xiàn)了攝像頭驅(qū)動、視頻數(shù)據(jù)流的格式化、FIFO.的讀寫操作、亮度數(shù)據(jù)的處理、’邊緣數(shù)據(jù)的處理以及液晶顯示驅(qū)動等若干模塊。和傳統(tǒng)通過軟件以及處理器實(shí)現(xiàn)圖像處理不同,論文完全基于硬件來實(shí)現(xiàn),包括進(jìn)行亮度計算以及邊緣檢測的處理機(jī),有效的節(jié)約了系統(tǒng)資源,為今后的單芯片處理系統(tǒng)設(shè)計打下了堅(jiān)實(shí)的理論

5、與實(shí)踐基礎(chǔ)。為了滿足系統(tǒng)對實(shí)時性的要求,在系統(tǒng)體系結(jié)構(gòu)中采用了乒乓讀寫操作方式,處理器采用了多級流水線的結(jié)構(gòu)。理論的分析和實(shí)驗(yàn)結(jié)果表明,系統(tǒng)的體系結(jié)構(gòu)適合于實(shí)時圖像數(shù)據(jù)的處理,其中乒乓讀寫雙口RAM的處理方式以及處理器中的多級流水線結(jié)構(gòu)可以作為后續(xù)設(shè)計實(shí)時圖像處理系統(tǒng)的通用方法。關(guān)鍵詞:FPGA、實(shí)時圖像處理、多級流水線、乒乓操作AbstractWiththerapiddevelopmentofintegratedcircuittechnology,single—chipimageprocessinghasbecom

6、eoneofthecurrentresearchfocus.TheFPGAthathasbecomewidelyusedinresearchanddesigncombinesmicroelectrortictechnology,circuittechnologyandtheEDAtechnology,SOthatthedesignersCanconcentrateonthelogicfunctiondesign,shortenthedesigncycleandimprovethedesignquality.Thewo

7、rkofthepaperistoresearchandachievethesingle-chipofreal—timeedgedetectionbasedonAltera’SCyclonelIseriesFPGAchips.ThewholeprocessoftheresearchanddesigniscompletedintheenvironmentQuartusHandDElandSOon.Thesisisthefocusofthesystemarchitectureanddesignofthesimulation

8、module,inwhichadetailedanalysisoftheping-pongoperationofthesysteminways,implementthecameradriven,videodatastreamformat,F(xiàn)IFO’Sreadandwriteoperations,dataprocessingbrightness,edgedataprocessingandSOon.Differentfromthetraditionalprocessingthatusethesoftwareandtheg

9、eneral—purposeprocessor,thedesignisbasedonthehardwaretoachieve,includingthecalculationofthebrightnessandtheedgedataSOthatwecansavesagreatresourceoverhead.Inordertomeetthesystemrequirementsforreal-time,thesystemisworkingontheping。pongoperationmodeandtheprocessor

10、shavemulti—pipeline。Theoreticalanalysisandtheresultsshowthatthesystemarchitectureisverysuitableforreal—timeimagedataprocessing,includingreadandwritedual-portramapproachofpin

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費(fèi)完成后未能成功下載的用戶請聯(lián)系客服處理。