資源描述：
《應(yīng)用于碲鋅鎘探測器成像系統(tǒng)的SAR-ADC研究與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、西北工業(yè)大學(xué)博士學(xué)位論文（學(xué)位研究生）題目：應(yīng)用于碲鋅鎘探測器成像系統(tǒng)的SAR-ADC研究與實現(xiàn)作者：劉偉學(xué)科專業(yè)：計算機科學(xué)與技術(shù)指導(dǎo)教師：魏廷存教授2017年1月DesignofSAR-ADCUsedforCZTDetectorImagingSystemByLiuWeiUndertheSupervisionofProfessorWeiTingcunADissertationSubmittedtoNorthwesternPolytechnicalUniversityInpartialfulfillmentoftherequirementForthed
2、egreeofDoctorofComputerScienceandTechnologyXi’an，P.R.ChinaJan2017摘要摘要碲鋅鎘（CadmiumZincTelluride,CZT）探測器被公認為是具有廣闊發(fā)展前景的下一代半導(dǎo)體輻射探測器，基于CZT探測器的成像系統(tǒng)在空間探測、生物醫(yī)學(xué)成像、放射性監(jiān)測以及安全檢查等領(lǐng)域具有廣泛的用途。前端讀出系統(tǒng)是CZT探測器系統(tǒng)的核心器件，其功能是將CZT探測器輸出的微弱電信號進行低噪聲放大、整形和數(shù)字化。模數(shù)轉(zhuǎn)換器（AnalogtoDigitalConverter，ADC）是前端讀出系統(tǒng)的重要組成部分
3、，要求具有高分辨率、高轉(zhuǎn)換速率、小面積、低功耗以及抗輻照的特點。本文主要致力于應(yīng)用在CZT探測器成像系統(tǒng)的逐次逼近（SuccessiveApproximationRegister,SAR）ADC的研究與實現(xiàn)，主要研究工作和創(chuàng)新點如下。1、主要研究工作（1）電阻電容混合結(jié)構(gòu)SAR-ADC芯片的研究與設(shè)計針對應(yīng)用于便攜式γ譜儀的CZT探測器系統(tǒng)，設(shè)計實現(xiàn)了一款12-bit1MS/s電阻電容混合結(jié)構(gòu)SAR-ADC芯片，具有電路結(jié)構(gòu)簡單、易于實現(xiàn)的特點。該芯片采用6-bitC-DAC和6-bitR-DAC的組合DAC結(jié)構(gòu)，在SAR-ADC的精度和功耗方面取得了
4、良好的折中。另外，6-bitC-DAC采用單位電容陣列實現(xiàn)，提高了SAR-ADC的線性度。測2試結(jié)果表明，該芯片功耗為10mW，有源部分面積為1.274mm，無失碼現(xiàn)象，有效位為10.94-bit。（2）單位橋電容結(jié)構(gòu)SAR-ADC芯片的研究與設(shè)計針對應(yīng)用于PET生物醫(yī)學(xué)成像的CZT探測器系統(tǒng)，設(shè)計實現(xiàn)了一款12-bit1MS/s單位橋電容結(jié)構(gòu)SAR-ADC芯片，具有低功耗和小面積的特點。與傳統(tǒng)的分數(shù)橋電容結(jié)構(gòu)C-DAC相比，采用單位橋電容C-DAC結(jié)構(gòu)提高了橋電容的匹配精度。為了消除周期性的失碼現(xiàn)象，提出了隨機碼校準(zhǔn)算法。測試結(jié)果表明，該芯片功耗為5
5、mW，有源部2分面積為0.943mm，在校準(zhǔn)后無失碼現(xiàn)象，有效位為11.00-bit，。（3）亞二進制電容結(jié)構(gòu)SAR-ADC芯片的研究與設(shè)計針對應(yīng)用于空間X/γ-射線探測的CZT探測器系統(tǒng)，設(shè)計實現(xiàn)了一款12-bit1MS/s斜坡數(shù)字逐位校準(zhǔn)亞二進制電容結(jié)構(gòu)SAR-ADC芯片，具有低功耗、小面積和抗輻照的特點，適合于多通道集成應(yīng)用。為了減小電容工藝誤差對SAR-ADC的精度影響，提出了斜坡數(shù)字逐位校準(zhǔn)算法。測試結(jié)果表明，該芯片功耗為3mW，有源部分面積為0.6872mm，校準(zhǔn)后無失碼現(xiàn)象，有效位為10.88-bit。以上三款SAR-ADC芯片的研究與設(shè)
6、計，均采用TSMC0.35μmCMOS商用工藝。I西北工業(yè)大學(xué)博士學(xué)位論文（4）SAR-ADC芯片的抗輻照加固設(shè)計針對應(yīng)用于空間X/γ-射線探測的CZT探測器系統(tǒng)，為了提高SAR-ADC芯片的抗輻照能力，分別從電路和版圖層面進行了抗輻照加固設(shè)計。針對總劑量效應(yīng)（TID）引起CMOS管的閾值電壓漂移的問題，在比較器的設(shè)計中采用了失調(diào)電壓自消除技術(shù)。針對單粒子翻轉(zhuǎn)（SEU）效應(yīng)，比較器的鎖存器中采用了電阻延時的方法，移位寄存器中采用了雙內(nèi)鎖單元（DICE）結(jié)構(gòu)。針對單粒子閂鎖（SEL）效應(yīng)，主要在版圖層面進行了加固設(shè)計，包括給數(shù)字單元庫的NMOS與PMOS
7、加保護環(huán)，以及加大NMOS與PMOS之間的距離。2、主要創(chuàng)新點（1）提出了一種失調(diào)電壓自消除高速比較器電路比較器的失調(diào)電壓嚴重影響SAR-ADC的變換精度。對于傳統(tǒng)的比較器失調(diào)電壓消除電路，由于失調(diào)存儲電容串聯(lián)在信號通路上，降低了比較器的響應(yīng)速度。本文提出了一種失調(diào)電壓自消除高速比較器，將失調(diào)存儲電容轉(zhuǎn)移到輸出負載管兩端，而在信號通路中未引入任何額外的電容負載，因此存儲電容的加入不影響比較器的帶寬和動作速度。（2）提出了一種消除周期性失碼現(xiàn)象的隨機碼校準(zhǔn)算法由于寄生電容，單位橋電容結(jié)構(gòu)SAR-ADC會出現(xiàn)周期性的失碼現(xiàn)象，影響SAR-ADC的轉(zhuǎn)換精度。
8、本文提出了一種消除周期性失碼現(xiàn)象的隨機碼校準(zhǔn)算法，通過將相鄰的碼字以1/2的概率分配給丟失碼字
