資源描述：
《dsp實(shí)現(xiàn)方案及設(shè)計(jì)流程》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、第1章概述1.1DSP實(shí)現(xiàn)方案及設(shè)計(jì)流程1.2現(xiàn)代DSP設(shè)計(jì)流程概述1.3兩類DSP解決方案的比較1.1DSP實(shí)現(xiàn)方案及設(shè)計(jì)流程不斷發(fā)展的數(shù)字信號(hào)處理(DSP，DigitalSignalProcessing)技術(shù)迅速地?cái)U(kuò)展到了其應(yīng)用領(lǐng)域，如3G移動(dòng)通信、網(wǎng)絡(luò)會(huì)議、多媒體系統(tǒng)、雷達(dá)衛(wèi)星系統(tǒng)、醫(yī)學(xué)儀器、實(shí)時(shí)圖像識(shí)別與處理、聯(lián)合戰(zhàn)術(shù)無(wú)線電系統(tǒng)、智能基站，以及民用電器等。所有這一切在功能實(shí)現(xiàn)、性能指標(biāo)與成本方面都在不斷增加其要求。在過(guò)去很長(zhǎng)一段時(shí)間，DSP處理器(如TI的TMS320系列)是DSP應(yīng)用系統(tǒng)核心器件的惟一選擇。盡管DSP處理器具有通過(guò)軟件設(shè)計(jì)能適用于實(shí)現(xiàn)不同功
2、能的靈活性，但面對(duì)當(dāng)今迅速變化的DSP應(yīng)用市場(chǎng)，特別是面對(duì)現(xiàn)代通信技術(shù)的發(fā)展，DSP處理器早已顯得力不從心。例如其硬件結(jié)構(gòu)的不可變性導(dǎo)致了其總線的不可改變性，而固定的數(shù)據(jù)總線寬度，已成為DSP處理器一個(gè)難以突破的瓶頸。DSP處理器的這種固定的硬件結(jié)構(gòu)特別不適合于當(dāng)前許多要求能進(jìn)行結(jié)構(gòu)特性隨時(shí)變更的應(yīng)用場(chǎng)合，即所謂面向用戶型的DSP系統(tǒng)，或者說(shuō)是用戶可定制型，或可重配置型的DSP應(yīng)用系統(tǒng)(CustomizedDSP或ReconfigurableDSP等)，如軟件無(wú)線電、醫(yī)用設(shè)備、導(dǎo)航、工業(yè)控制等方面。至于在滿足速度要求方面，由于采用了順序執(zhí)行的CPU架構(gòu)，DSP處理器
3、則更加不堪重負(fù)。面向DSP的各類專用ASIC芯片雖然可以解決并行性和速度的問(wèn)題，但是高昂的開(kāi)發(fā)設(shè)計(jì)費(fèi)用、耗時(shí)的設(shè)計(jì)周期及不靈活的純硬件結(jié)構(gòu)，使得DSP的ASIC解決方案日益失去其實(shí)用性?，F(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上述方案的諸多不足。在這些FPGA中，一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問(wèn)題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、易于測(cè)試及硬件升級(jí)。在利用FPGA進(jìn)行DSP系統(tǒng)的開(kāi)發(fā)應(yīng)用上，已有了全新的設(shè)計(jì)工具和設(shè)計(jì)
4、流程。DSPBuilder就是Altera公司推出的一個(gè)面向DSP開(kāi)發(fā)的系統(tǒng)級(jí)工具。它是作為MATLAB的一個(gè)Simulink工具箱(ToolBox)出現(xiàn)的。MATLAB是功能強(qiáng)大的數(shù)學(xué)分析工具，廣泛應(yīng)用于科學(xué)計(jì)算和工程計(jì)算，可以進(jìn)行復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)的建模、參數(shù)估計(jì)、性能分析。Simulink是MATLAB的一個(gè)組成部分，用于圖形化建模仿真。DSPBuilder作為Simulink中的一個(gè)工具箱，使得用FPGA設(shè)計(jì)DSP系統(tǒng)完全可以通過(guò)Simulink的圖形化界面進(jìn)行，只要簡(jiǎn)單地進(jìn)行DSPBuilder工具箱中的模塊調(diào)用即可。值得注意的是，DSPBuilder
5、中的DSP基本模塊是以算法級(jí)的描述出現(xiàn)的，易于用戶從系統(tǒng)或者算法級(jí)進(jìn)行理解，甚至不需要了解FPGA本身和硬件描述語(yǔ)言。為了滿足DSP技術(shù)領(lǐng)域中的各種需求以及順應(yīng)DSP市場(chǎng)的發(fā)展，DSP應(yīng)用系統(tǒng)的實(shí)現(xiàn)方式和目標(biāo)器件的品種類型、結(jié)構(gòu)特點(diǎn)乃至開(kāi)發(fā)技術(shù)本身都經(jīng)歷著不斷的改善和變革。1.1.1常用DSP應(yīng)用器件及其性能特點(diǎn)如前所述，DSP作為數(shù)字信號(hào)的算法的實(shí)現(xiàn)方案有多種，對(duì)于不同的應(yīng)用領(lǐng)域、適用范圍和指標(biāo)要求，可以選用不同的解決方案和DSP系統(tǒng)的實(shí)現(xiàn)器件。目前，為了完成DSP的開(kāi)發(fā)與應(yīng)用，可選的目標(biāo)器件有如下4類：●DSPProcessorDSP處理器；●ASICs(App
6、lication-SpecificIntegratedCircuits)專用集成電路；●ASSPs(Application-SpecificStandardProucts)專用標(biāo)準(zhǔn)電路模塊；●FPGA。DSPProcessor主要是指目前最常用的基于CPU架構(gòu)的器件，通過(guò)軟件指令的方式完成DSP算法。早期的DSP處理器(如大多數(shù)DSP實(shí)驗(yàn)室中采用的TMS320VC5402)中只有一個(gè)乘法器，而現(xiàn)在的處理器(如C6000系列)中，有的已達(dá)8個(gè)乘法器，工作性能有了很大的提高。Processor在硬件結(jié)構(gòu)上的不斷改進(jìn)，并沒(méi)有擺脫傳統(tǒng)CPU的工作模式。因而，盡管擁有多個(gè)硬件
7、乘加器，使用了環(huán)形疊代的方法進(jìn)行乘法操作，且許多DSP處理器還擁有使用多乘法器的并行指令，用于加速算術(shù)運(yùn)算，然而由于其順序的工作方式、較低的數(shù)據(jù)處理速率，以及缺乏實(shí)時(shí)工作的性能，使其至今仍只適合于低端的數(shù)字信號(hào)處理。傳統(tǒng)的DSP開(kāi)發(fā)者通常都選用DSP處理器來(lái)構(gòu)成DSP應(yīng)用系統(tǒng)。DSP處理器的優(yōu)勢(shì)主要是具有很好的通用性和靈活性，有適用于各種DSP算法實(shí)現(xiàn)的通用硬件結(jié)構(gòu)。圖1-1所示的是一種比較典型的DSP系統(tǒng)電路圖，除了選用的是DSP處理器以及應(yīng)用程序加載工作方式外，與普通單片機(jī)應(yīng)用系統(tǒng)十分相似，只要將調(diào)試好的機(jī)器碼放在程序ROM中，就能使系統(tǒng)正常工作。因此通過(guò)這
