資源描述：
《基于FPGA的高速傳輸接口的設計與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在學術論文-天天文庫。
1、摘要隨著高速網(wǎng)絡的不斷發(fā)展，網(wǎng)絡設備的處理帶寬和吞吐量與日俱增。這對數(shù)據(jù)傳輸接口設計的要求越來越高，難度也越來越大，無論是采取并行傳輸方式還是串行傳輸方式，都面臨著巨大的挑戰(zhàn)。目前高速并行接口設計大多使用基于系統(tǒng)包接口協(xié)議第四級第二版(SPI4.2協(xié)議，SystemPacketInterfaceProtocollevel4,phase2)的專利軟核(IntellectualPropertyCore)，雖然省去了SPI4.2協(xié)議的解析過程，但是這些專利軟核價格昂貴，靈活性差，不利于調(diào)試；廣泛應用于高速串行接口設計的是Xilinx公司推出
2、的Aurora串行傳輸協(xié)議，該協(xié)議對數(shù)據(jù)幀格式的定義并不十分合理，會產(chǎn)生一定的資源浪費。本文結合10G光纖網(wǎng)數(shù)據(jù)包監(jiān)控系統(tǒng)的設計需求，提出一種基于FPGA(FieldProgrammableGateArray)實現(xiàn)的，滿足高速率、高效率、高靈活性、低開銷的接口設計方案。在該方案中高速并行接口設計部分，沒有使用現(xiàn)有的專利軟核實現(xiàn)SPI4.2協(xié)議的解析，而是自行設計，在311MHz時鐘域把數(shù)據(jù)包從SPI4.2協(xié)議規(guī)定的傳輸格式轉(zhuǎn)換為系統(tǒng)內(nèi)部需要的格式；并且修改了常用的異步FIFO設計方案，使其更適應當前系統(tǒng)的工作環(huán)境。在高速串行傳輸接口設
3、計部分，首先對Aurora協(xié)議做出改進，合理設計幀格式，提高網(wǎng)絡帶寬利用率；其次，調(diào)用Xilinx公司推出的RocketI/O收發(fā)器，實現(xiàn)串行數(shù)據(jù)的高速傳輸；此外，引入同步、可靠性檢測、流量控制和差錯控制等機制，保證網(wǎng)絡傳輸?shù)恼_性。最后，本文還簡要地介紹了對高速傳輸接口的仿真和測試方案。本文提出的設計方案切實可行，已經(jīng)在FPGA上得到了實現(xiàn)。關鍵詞：現(xiàn)場可編程門陣列,高速并行接口,高速串行接口,系統(tǒng)包接口協(xié)議第四級第二版IAbstractAsthedevelopmentofhigh-speedinternet,theprocessi
4、ngbandwidthandthethroughputofnetworkequipmentsincreasesteadily,andmuchmorerequirementsanddifficultiesareneededinthedesignofdatatransmissioninterface.Thatwillbeachallengefordesignersnomatterparallelorserialmethodisadopted.NowadaystheIntellectualPropertyCorebasedonSPI4.2P
5、rotocol(SystemPacketInterfaceProtocollevel4,phase2)iswidelyusedinhigh-speedparallelinterfacedesign,althoughit’sunnecessarytoanalyzeSPI4.2Protocol,theIPCoreisquiteexpensive,andnotflexibleenoughforplacinganddebugging.AndAuroraProtocolproducedbyXilinxInc.isusedfrequentlyin
6、high-speedserialinterfacedesign,thedefinitionofdataframeofthisprotocolisnotveryreasonable,whichcouldwasteresources.Amethodonhowtodesignahigh-speed,high-efficiency,high-flexibilityandlow-costinterfacebasedonFPGAispresentedinthisthesisaccordingtotherequirementsof10Gigabit
7、spacketsmonitorsystemoverSONET.Inthepartofhigh-speedparallelinterfacedesign,SPI4.2Protocolparserwhichworksin311MHzclockdomainisdesignedlocally,insteadofusingIPCore,tochangetheformatofpacketsdefinedbySPI4.2Protocolintotheformatrequiredinthesystem;andaswell,normalmethodfo
8、rasynchronousFIFOdesignismodifiedaccordingtotheworkingenvironment.Inthepartofhigh-speedserialinterfacedesign,f
