基于FPGA的多路CPRI測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

《基于FPGA的多路CPRI測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、：分類號(hào)：密級(jí)ＵＵＤＣ：編號(hào)：專業(yè)碩士學(xué)位論文（工程碩士）基于ＦＰＧＡ的多路ＣＰＲＩ測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)碩士研究生：常圓亮指導(dǎo)教師：何忠秋教授企業(yè)導(dǎo)師：李飛躍工程師工程領(lǐng)域：電子與通信工程論文主審人：李北明副教授哈爾濱工程大學(xué)２０１８年６月分類號(hào)：密級(jí)：ＵＤＣ：編號(hào)：專業(yè)碩士學(xué)位論文（工程碩士）基于FPGA的多路CPRI測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)碩士研究生：常圓亮指導(dǎo)教師：何忠秋教授學(xué)位級(jí)別：工程碩士工程領(lǐng)域：電子與通信工程所在單位：信息與通信工程學(xué)院論文提交日期：2018年6月11日論文答辯日期：2018

2、年3月11日學(xué)位授予單位：哈爾濱工程大學(xué)ClassifiedIndex:U.D.C:ADissertationfortheProfessionalDegreeofMaster（MasterofEngineering）TheDesignandImplementationofMulti-ChannelCPRITestSystemBasedonFPGACandidate:ChangYuanliangSupervisor:ProfessorHeZhongqiuAcademicDegreeAppliedfor:MasterofEngineeringEngi

3、neeringField:ElectronicsandCommunicationEngineeringDateofSubmission:Jun.11th,2018DateofOralExamination:Mar.11th,2018University:HarbinEngineeringUniversity基于FPGA的多路CPRI測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)摘要近年來隨著移動(dòng)通信的發(fā)展，5G的相關(guān)技術(shù)指標(biāo)也在逐步研究、完善中。在未來5G網(wǎng)絡(luò)中，為實(shí)現(xiàn)網(wǎng)絡(luò)的高速接入，天線端將采用大規(guī)模天線技術(shù)(MassiveMIMO)的方式陣列，此時(shí)基帶處理單元(Buil

4、dingBasebandUnit，BBU)與射頻拉遠(yuǎn)單元(RadioRemoteUnit，RRU)之間的數(shù)據(jù)傳輸若仍采用過去的單路通用公共無線電接口(CommonPublicRadioInterface，CPRI)，則無法滿足龐大數(shù)據(jù)量與傳輸速率的需求?；诖?，本文采用多路CPRI接口，通過多路光纖連接使用FPGA模擬的BBU發(fā)送端與RRU接收端，整體模擬基站的數(shù)據(jù)傳輸以滿足未來需求。本文采用FPGA、GTX高速收發(fā)器、CPRI協(xié)議等設(shè)備及接口協(xié)議，設(shè)計(jì)了一種模擬基站基帶傳輸?shù)恼`碼率測(cè)試方案。首先選用相應(yīng)開發(fā)板及芯片，針對(duì)基站中BBU側(cè)發(fā)射端，選

5、用遞增數(shù)和偽隨機(jī)信號(hào)做BBU側(cè)的源數(shù)據(jù)，并對(duì)CPRI組幀模塊、GTX發(fā)送模塊以及時(shí)鐘生成模塊進(jìn)行了設(shè)計(jì)和整體的硬件實(shí)現(xiàn)與調(diào)試，驗(yàn)證了9.8Gbps線速率下CPRI發(fā)送端實(shí)現(xiàn)的可能性并保證了時(shí)鐘精度控制在合理的抖動(dòng)范圍之內(nèi)。然后針對(duì)基站中RRU側(cè)接收端，對(duì)GTX接收模塊、CPRI解幀模塊以及誤碼率計(jì)算、傳輸模塊進(jìn)行了設(shè)計(jì)和整體的硬件實(shí)現(xiàn)與調(diào)試，在接收端進(jìn)行了超幀同步與slide同步，并將輸出的誤碼計(jì)算值上傳給使用VisualBasic語言編寫的PC端軟件，使得數(shù)據(jù)可被實(shí)時(shí)解析、顯示。最后針對(duì)實(shí)際環(huán)境中，時(shí)鐘抖動(dòng)對(duì)發(fā)射端天線以及接收端信號(hào)的影響，分析

6、并通過查找相關(guān)資料給出了多通道抖動(dòng)的消除方法。本文使用Verilog硬件描述語言，通過FPGA模擬了2通道16×16架構(gòu)的MassiveMIMO數(shù)據(jù)流傳輸，建立了發(fā)送端和接收端多路CPRI接口的鏈接，并使用光纖實(shí)現(xiàn)了二者間的互通互聯(lián)，從而模擬BBU與RRU之間數(shù)據(jù)的傳輸。最后通過分析各模塊實(shí)現(xiàn)結(jié)果及PC顯示數(shù)據(jù)，表明整體工程達(dá)到預(yù)期設(shè)計(jì)要求，驗(yàn)證了此方案的正確性，在現(xiàn)階段具有一定的參考意義。關(guān)鍵詞：基站測(cè)試；MassiveMIMO；CPRI；5G；FPGA基于FPGA的多路CPRI測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)ABSTRACTInrecentyears,wi

7、ththedevelopmentofmobilecommunications,5Grelatedtechnicalindicatorsarealsograduallystudiedandperfected.Inthefuture5Gnetwork,inordertorealizethehigh-speedaccessofthenetwork,theantennaterminalwilladoptMassiveMIMOarray.Inthiscase,ifthedatatransmissionbetweentheBBU(BuildingBaseba

8、ndUnit)andtheRRU(RadioRemoteUnit)stillusesthepastsingleCPRI(CommonPu