資源描述：
《雷達(dá)信號高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、第27卷第6期增刊2006年6月儀器儀表學(xué)報(bào)ChineseJournalofScientificInstrumentV01．27No．6Jlln．2006雷達(dá)信號高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)林連雷卜偉(哈爾濱工業(yè)大學(xué)哈爾濱150001)摘要為了滿足試驗(yàn)中對雷達(dá)中頻信號的采集和記錄要求，設(shè)計(jì)了一個最高采樣速率為400MHz、存儲容量為4．8TB的數(shù)據(jù)采集系統(tǒng)。它具有數(shù)字存儲式示波器和高速流盤兩種工作模式，可同時對2路雷達(dá)信號和3路同步脈沖信號進(jìn)行采集。該系統(tǒng)基于PCI總線，采用先進(jìn)的FPGA作為控制核心，結(jié)構(gòu)緊
2、湊、功能強(qiáng)大。關(guān)鍵詞雷達(dá)信號高速采集海量存儲PCI總線FPGADesignofhigh。speeddataacquisitionsystemforradarsignalLinLianleiPuWei(HarbinInstituteofTechnology，Harbin150001，China)AbstractInordertOacquireandrecordintermediatefrequencysignalinradarexperimentation，adataacquisitionsystemw
3、ith400MHzsamplingfrequencyand4．8TBmassstoragewasdesigned．IthastWOwork-modes：DSOandhigh—speedsavingdisk，andcarlsampletworadarsignalsandthreesynchronouspulsesignalssynchronously．BasedonPCIbusandusingadvancedFPGAascontrolcore，thissystemhasacompactstructure
4、andstrongfunctions．Keywordsradarsignalhigh—speeddataacquisitionmassstoragePCIbusFPGA1引言在雷達(dá)實(shí)驗(yàn)中為了更好地研究雷達(dá)性能和效能，需要對雷達(dá)回波信號進(jìn)行采集和記錄。隨著電子技術(shù)的發(fā)展，A／D芯片的采樣速率和存儲器的容量都有了很大地提高，使得在中頻直接對雷達(dá)回波信號進(jìn)行采集和記錄成為可能。本文介紹了一個高速大容量數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法，它采用ADC9430和大容量硬盤分別作為數(shù)據(jù)采集器和數(shù)據(jù)存儲器，采用先進(jìn)的FPGA作
5、為整個系統(tǒng)的控制核心，實(shí)現(xiàn)了最高400MHz的采樣率和4．8TB的存儲容量。2總體方案設(shè)計(jì)數(shù)據(jù)采集系統(tǒng)的整體結(jié)構(gòu)如圖1所示，由數(shù)據(jù)采集卡和數(shù)據(jù)存儲卡組成，它們都是基于PCI總線的。數(shù)據(jù)采集卡主要負(fù)責(zé)對雷達(dá)信號和同步脈沖信號的采集，它具有數(shù)字存儲式示波器(DSO)和高速流盤兩種工作模式。在示波器模式下，支持多種觸發(fā)源和多種觸發(fā)方式，采集的數(shù)據(jù)經(jīng)過板上緩存后通過采集卡的PCI接口送至計(jì)算機(jī)軟件處理；在高速流盤模式下，大量的數(shù)據(jù)通過電纜送至存儲卡，在存儲卡的管理下存儲到硬盤陣列。在需要時流盤中的數(shù)據(jù)由數(shù)據(jù)存
6、儲卡的PCI接口直接讀走。圖1系統(tǒng)整體結(jié)構(gòu)圖3數(shù)據(jù)采集卡的設(shè)計(jì)數(shù)據(jù)采集卡原理圖如圖2所示，它支持2路模擬信號和3路脈沖信號的數(shù)據(jù)采集，具有2路外觸發(fā)接口。對于模擬信號，能夠?qū)崿F(xiàn)單路最高400MHz和雙第6期增刊雷達(dá)信號高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)1385圖2數(shù)據(jù)采集卡原理圖路同時200MHz的高速采集；對于脈沖信號，能夠提供高達(dá)20ns的定時精度；支持DS0和高速流盤兩種工作模式，并且支持多種觸發(fā)方式。3．1前端模擬電路設(shè)計(jì)采集卡的模擬電路包括信號調(diào)理部分和A／D轉(zhuǎn)換電路部分，信號調(diào)理部分主要實(shí)現(xiàn)對信號的阻抗
7、匹配、衰減／放大和抗混疊濾波等，信號調(diào)理電路受FPGA控制。為了保證采集信號的精度和速度，A／D轉(zhuǎn)換電路采用12bR的AD9430芯片，它的最高采樣速率為210MHz。ADC0直接對應(yīng)模擬通道0，ADCl通過繼電器連接通道0和通道1。當(dāng)繼電器切換到通道0時，兩個AD芯片并行采樣，可實(shí)現(xiàn)對通道0高達(dá)400MHz的數(shù)據(jù)采集；當(dāng)繼電器切換到通道1時，兩個ADC芯片單獨(dú)采樣一路模擬信號，可實(shí)現(xiàn)同時對兩通道200MHz的數(shù)據(jù)采集。ADC的時鐘及控制信號由FPGA提供。3．2數(shù)宇電路設(shè)計(jì)數(shù)字電路包括核心控制電路F
8、PGA、數(shù)據(jù)緩存雙端口RAM和PCI接口電路。FPGA是整個采集卡的控制核心，采用ALTERA公司的CycloneEPlC20。它主要負(fù)責(zé)控制前端的信號調(diào)理電路和A／D轉(zhuǎn)換電路，對采集數(shù)據(jù)進(jìn)行緩沖處理，支持多種觸發(fā)源的多種觸發(fā)方式，對3路脈沖信號進(jìn)行定時計(jì)數(shù)，控制雙端口RAM的輸入存入，與PCI9054進(jìn)行通訊，向存儲卡寫入數(shù)據(jù)等。雙端口RAM主要提供DSO模式的數(shù)據(jù)緩存功能，觸發(fā)之后FPGA控制將AD轉(zhuǎn)換的數(shù)據(jù)存入雙端口RAM，然后通知上位機(jī)將數(shù)據(jù)讀走
