資源描述：
《HyperLynx學(xué)習(xí)總結(jié)～～》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、信號(hào)完整性分析(HyperLynx學(xué)習(xí)總結(jié))編者：zj日期：2009.10.28一、信號(hào)完整性分析應(yīng)用環(huán)境：對(duì)于低頻設(shè)計(jì),線跡互連和板層的影響可以不考慮；信號(hào)完整性分析就是針對(duì)高速電路，高速電路有兩個(gè)方面的含義：一是頻率高，通常認(rèn)為數(shù)字電路的頻率達(dá)到或是超過(guò)45MHZ至50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)系統(tǒng)的三分之一，被稱(chēng)為高速電路；二是對(duì)高速進(jìn)行了量化的定義，即當(dāng)電路中的數(shù)字信號(hào)在傳輸線上的延遲大于1/6上升時(shí)間時(shí)，也被叫做高速電路。在高速電路中，互連線必須以傳輸線考慮，而在評(píng)定系統(tǒng)性能時(shí)也必須考慮印刷電路板板材的電參數(shù)。
2、二、信號(hào)完整性問(wèn)題主要包括：反射、振蕩、串?dāng)_、地彈等；附，EMC問(wèn)題。幾個(gè)基本概念：1、反射：指由于阻抗不匹配而造成的信號(hào)能量的不完全吸收，發(fā)射的程度可以有反射系數(shù)ρ表示。2、振蕩：在一個(gè)時(shí)鐘周期中,反復(fù)的出現(xiàn)過(guò)沖和下沖,我們就稱(chēng)之為振蕩。振蕩根據(jù)表現(xiàn)形式可分為振鈴和環(huán)繞振蕩，振鈴為欠阻尼振蕩,而環(huán)繞振蕩為過(guò)阻尼振蕩。3、串?dāng)_：是指當(dāng)信號(hào)在傳輸線上傳播時(shí)，因電磁耦合對(duì)相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲干擾，這種干擾是由于傳輸線之間的互感和互容引起的。4、地彈：指由于封裝電感而引起地平面的波動(dòng)，造成芯片地和系統(tǒng)地不一致的現(xiàn)象。同樣，如果是由于封裝
3、電感引起的芯片和系統(tǒng)電源差異，就稱(chēng)為電源反彈。5、電磁干擾：電磁騷擾引起設(shè)備、傳輸通道和系統(tǒng)性能的下降。傳輸線上電流從驅(qū)動(dòng)端流到接收端的時(shí)候和它回流之間耦合產(chǎn)生的EMI，就叫做差模EMI；當(dāng)兩條或者多條傳輸線以相同的相位和方向從驅(qū)動(dòng)端輸出到接收端的時(shí)候，就會(huì)產(chǎn)生共模輻射，既共模EMI。三、HyperLynx的功能概況HyperLynx針對(duì)上述信號(hào)完整性問(wèn)題（除去地彈，因其可歸結(jié)于電源完整性分析），從功能上可分為前仿真（LineSim）和后仿真(BoardSim)。1、LineSim布線前的仿真尤其是對(duì)關(guān)鍵網(wǎng)絡(luò)的仿真非常重要，LineSim能夠優(yōu)
4、化一套適合當(dāng)前電路的PCB疊層結(jié)構(gòu)、布線阻抗與高速設(shè)計(jì)規(guī)則（線寬、間距、線長(zhǎng)等），從而避免了布局布線時(shí)容易出現(xiàn)的錯(cuò)誤，大大節(jié)省了設(shè)計(jì)的時(shí)間。2、BoardSim布線后的仿真對(duì)于確保系統(tǒng)的性能特別重要，BoardSim能夠找出系統(tǒng)中出現(xiàn)的過(guò)沖、延遲、串?dāng)_以及EMI輻射超出設(shè)計(jì)要求的網(wǎng)絡(luò)，并能提出非常有效的改進(jìn)建議，幫助我們快速地排除設(shè)計(jì)中出現(xiàn)的問(wèn)題，從而避免了反復(fù)修改、制板、調(diào)試的工作。四、HyperLynx的應(yīng)用過(guò)程（操作過(guò)程省略，參考“HyperLynx入門(mén)指南”）1、LineSim的應(yīng)用過(guò)程第一步：使用疊層編輯器；在BoardSim和Lin
5、eSim中均包括一個(gè)功能強(qiáng)大的疊層編輯器，使用它可以很簡(jiǎn)單地對(duì)PCB進(jìn)行疊層設(shè)計(jì)和修改，以便對(duì)信號(hào)完整性的控制。通過(guò)使用疊層編輯器，分析PCB采用的材料、傳輸線阻抗以及走線寬度之間的關(guān)系，其大致關(guān)系用圖1表示。圖1需要關(guān)鍵注意的地方：圖1的說(shuō)明如下，在設(shè)計(jì)PCB的時(shí)候，會(huì)確定所用材料，以及大致的層間距和層的厚度（后續(xù)設(shè)計(jì)中如果需要，可以相應(yīng)調(diào)整，同直接影響走線的特征阻抗），根據(jù)設(shè)計(jì)對(duì)單信號(hào)線其實(shí)有兩種方法：a是由走線的阻抗確定走線的寬度，b是由走線的寬度確定走線的阻抗；對(duì)于差分信號(hào)線：差分阻抗+走線寬度差分線間距差分阻抗+差分線間距走線寬度差分
6、阻抗走線寬度+差分線間距第二步：使用原理圖設(shè)計(jì)a.針對(duì)關(guān)鍵信號(hào)網(wǎng)絡(luò)，尤其走線相當(dāng)長(zhǎng)的網(wǎng)絡(luò)提取出來(lái)仿真，確定其端接形式，解決信號(hào)完整性中存在的反射和振蕩的問(wèn)題。同層b.針對(duì)串?dāng)_問(wèn)題，可根據(jù)具體的串?dāng)_數(shù)值，確定線間的安全距離，層間以及走線與參考平面的距離和串?dāng)_線的端接方式c.針對(duì)高頻信號(hào)網(wǎng)絡(luò)，尤其是時(shí)鐘網(wǎng)絡(luò)，進(jìn)行EMI分析，解決其電磁干擾問(wèn)題對(duì)電路帶來(lái)的影響，確定其走線的長(zhǎng)度。總之，根據(jù)設(shè)計(jì)要求和上述的仿真結(jié)果，可以使元件布局更加合理，制定一套布線規(guī)則，從而優(yōu)化設(shè)計(jì)，節(jié)約設(shè)計(jì)時(shí)間。2、BoardSim的應(yīng)用過(guò)程在布線完成之后，應(yīng)用HyperLynx
7、載入*.hyp格式的文件。第一步：配置PCB的疊層結(jié)構(gòu)和元件模型使用疊層編輯器配置PCB的疊層結(jié)構(gòu)和相關(guān)參數(shù)；使用模型映射面板，對(duì)電路中的元件進(jìn)行配置模型。第二步：全局仿真根據(jù)全局仿真的報(bào)告，可找出存在信號(hào)完整性問(wèn)題和EMC問(wèn)題網(wǎng)絡(luò)，并指出問(wèn)題的原因，比如串?dāng)_、網(wǎng)絡(luò)端接問(wèn)題、走線過(guò)長(zhǎng)等等情況，并給出了部分修改建議。第三步：細(xì)節(jié)仿真針對(duì)具體的網(wǎng)絡(luò)存在的問(wèn)題，可以細(xì)致地分析，并根據(jù)分析得出解決的方法。具體可以選擇多個(gè)或單個(gè)問(wèn)題網(wǎng)絡(luò)，進(jìn)行單獨(dú)仿真，得到仿真報(bào)告，以便找出問(wèn)題所在，找到解決問(wèn)題的方案；處理掉信號(hào)完整性中的問(wèn)題，以及EMI問(wèn)題。最終根據(jù)解
8、決的方案修改PCB以達(dá)到設(shè)計(jì)需要。五、設(shè)計(jì)流程（如右圖）
