資源描述：
《基于量化的LDPC譯碼算法的高效實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、第33卷第9期電子與信息學(xué)報Vol.33No.92011年9月JournalofElectronics&InformationTechnologySept.2011基于量化的LDPC譯碼算法的高效實現(xiàn)*馬卓杜栓義王新梅(西安電子科技大學(xué)ISN國家重點實驗室西安710071)摘要：論文提出了一種采用2維折線逼近的和積譯碼算法實現(xiàn)方案，避免了使用與量化比特數(shù)成指數(shù)關(guān)系增長的查找表，降低了譯碼器的存儲器消耗?；谏鲜龇桨柑岢隽艘环N次小值修正的最小和算法。該算法通過3個2維折線逼近對最小值進(jìn)行修正，獲得了逼近浮點和積算法的譯碼性能。算法的修正過
2、程只包含簡單的算術(shù)和邏輯運算，便于FPGA實現(xiàn)。關(guān)鍵詞：信道編碼；低密度奇偶校驗碼；和積算法；最小和算法；量化中圖分類號：TN911.22文獻(xiàn)標(biāo)識碼：A文章編號：1009-5896(2011)09-2273-05DOI:10.3724/SP.J.1146.2011.00041EfficientImplementingofLDPCDecodingAlgorithmBasedonQuantizationMaZhuoDuShuan-yiWangXin-mei(TheStateKeyLabofIntegratedServiceNetworks,
3、XidianUniversity,Xi’an710071,China)Abstract:Animplementingschemeofsum-productalgorithmisproposedbasedon2-dimationbrokenlineapproach,whichavoidsthelook-uptablewithsizerelatedtotheexponentialofthenumberofquantizationbitsandreducesthememoryconsumptionofthedecoder.Then,analg
4、orithmcalledsecond-minimumvaluecorrectedmin-sumalgorithmisproposedbasedontheimplementingschemeproposedabove.Thealgorithmusethree2-dimensionpiecewiseapproachtocorrectthemin-sumalgorithmanditsperformanceisveryclosetothatofthefloatingpointsum-productalgorithm.Thecorrectionp
5、rocessofthisalgorithmjustincludessimplearithmeticandlogicoperations,whichiseasytobeimplementedbyFPGA.Keywords:Channelcoding;LowDensityParity-Check(LDPC)code;Sum-productalgorithm;Min-sumalgorithms;Quantization1引言對于LDPC譯碼算法的改進(jìn)，一方面可以在保低密度奇偶校驗碼(LDPC)碼是一類由稀疏的證譯碼性能的前提下盡可能地降低和積
6、算法的復(fù)雜校驗矩陣定義的分組糾錯碼，近年來受到了廣泛的度，另一方面可以對最小和算法進(jìn)行更加精細(xì)的修關(guān)注和研究。LDPC碼在采用和積譯碼算法時，可正，以使其譯碼性能更加逼近和積算法。對于前者，以取得非常接近于香農(nóng)限的誤碼性能[1]，其復(fù)雜度只文獻(xiàn)[5-11]從不同角度給出了簡化的方案。文獻(xiàn)[5]與校驗矩陣中非零元素的個數(shù)相關(guān)，即具有相對于針對核心函數(shù)?()x可能取無限值所造成的數(shù)值穩(wěn)定校驗矩陣重量的線性復(fù)雜度。實際中通常采用查找性問題提出了兩種改進(jìn)方案；文獻(xiàn)[6]通過對校驗矩表(LUT)的方式來實現(xiàn)和積算法中復(fù)雜函數(shù)的計陣的拆分以降低信息
7、的傳遞次數(shù)從而降低和積譯碼算[2]。由于LUT的規(guī)模隨著量化比特數(shù)的指數(shù)增加，算法的復(fù)雜度；文獻(xiàn)[7]給出了兩種適用于高碼率情因此和積譯碼譯碼器的量化精度往往受限于LUT況下的基于大數(shù)邏輯的迭代譯碼算法；文獻(xiàn)[8]對非的規(guī)模。最小和算法運算簡單，具有較低的復(fù)雜度，均勻量化進(jìn)行了優(yōu)化使得譯碼器可以工作在3-4bit其改進(jìn)算法，包括歸一化的最小和算法和偏移最小的量化精度下。對于后者，文獻(xiàn)[9]使用兩個參數(shù)對和算法在FPGA實現(xiàn)時被大量的采用[3]。但是改進(jìn)最小值進(jìn)行修正；文獻(xiàn)[10,11]提出了一種基于校驗的最小和算法在長碼長和低碼率時仍然
8、與和積算法節(jié)點度的分類修正的最小和算法。但是上述兩種算有較大的差距[4]，限制了其應(yīng)用。法在長碼長和低碼率情況下的性能仍然有待改善。本文通過分析和積譯碼算法中校驗信息的更新2011-01-14收到，2011
