微機(jī)原理4章總線周期和時(shí)序

《微機(jī)原理4章總線周期和時(shí)序》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、第4章處理器總線時(shí)序和系統(tǒng)總線4.1概述4.2處理器總線4.38086典型時(shí)序分析4.4其它總線簡(jiǎn)介14.1概述4.1.1指令周期、總線周期和T狀態(tài)指令周期—執(zhí)行一條指令所需的時(shí)間。不同指令的指令周期是不同的。例:最短指令:寄←寄,只需要2個(gè)時(shí)鐘周期.最長(zhǎng)指令:16位乘、除,約需200個(gè)時(shí)鐘周期.2有些指令周期可劃分為一個(gè)個(gè)總線周期?？偩€周期—每當(dāng)CPU與存儲(chǔ)器或I/O端口交換一個(gè)字節(jié)(或字、雙字)數(shù)據(jù)所需的時(shí)間稱之為一個(gè)總線周期。每個(gè)基本總線周期通常包含4個(gè)T狀態(tài),一個(gè)T狀態(tài)就是一個(gè)時(shí)鐘周期,是CPU處理動(dòng)作的最小單位。3時(shí)鐘頻率一個(gè)T狀態(tài)時(shí)間5M200ns(0.

2、2μs)50M20ns(0.02μs)100M10ns(0.01μs)200M5ns(0.005μs)基本的總線周期有：⒈存儲(chǔ)器的讀周期或?qū)懼芷冖睮/O端口的讀周期或?qū)懼芷冖持袛囗憫?yīng)周期44.1.2學(xué)習(xí)時(shí)序的目的⒈了解和熟練掌握指令的執(zhí)行過程，有利于在編程時(shí)合理選用指令，提高編程質(zhì)量，少占存儲(chǔ)空間，縮短指令執(zhí)行時(shí)間。如編程時(shí)完成相同功能的程序，可選用不同的指令，但指令的長(zhǎng)度和執(zhí)行時(shí)間可以有很大的不同，所以優(yōu)選指令有利于提高程序質(zhì)量。例：MOVAX，0CLCXORAX,AX5下面舉例了解一條指令的執(zhí)行過程和所需時(shí)間例：ADDMASK[BX+DI],AX執(zhí)行本指令需要幾

3、個(gè)總線周期？需要多少時(shí)鐘周期？ADD寄存器到內(nèi)存,訪問內(nèi)存次數(shù)：2所需的時(shí)鐘周期數(shù)為：16(24)+EAEA為12個(gè)時(shí)鐘周期.對(duì)8088而言,執(zhí)行本指令需要36個(gè)時(shí)鐘周期.2.實(shí)時(shí)控制的要求，當(dāng)用微機(jī)實(shí)時(shí)監(jiān)測(cè)、控制時(shí)，必須估算執(zhí)行有關(guān)程序所需的時(shí)間，以便與測(cè)控過程相配合。63.了解時(shí)序配合，有利于選用芯片和使用芯片。例如選用存儲(chǔ)芯片時(shí)，要注意和CPU的時(shí)序配合；又例在使用液晶芯片時(shí)，需編程產(chǎn)生圖形，就需讀懂液晶芯片的有關(guān)時(shí)序。如某液晶模塊的列驅(qū)動(dòng)器HD61202的讀出時(shí)序如下：讀寫使能信號(hào)E讀寫選擇信號(hào)R/W數(shù)據(jù)、指令選擇信號(hào)D/I芯片選擇信號(hào)CS數(shù)據(jù)DB7~DB0

4、注：D/I=1為數(shù)據(jù)操作；D/I=0為寫指令或讀狀態(tài)74.2處理器總線4.2.18086微處理器的工作模式最小模式：系統(tǒng)中只有一片8086,其存儲(chǔ)容量不大,所要連的I/O端口也不多,總線控制邏輯電路被減到最小。最大模式：構(gòu)成的系統(tǒng)較大,可能包含不只一片微處理器,或要求有較強(qiáng)的驅(qū)動(dòng)能力,帶有一個(gè)總線控制器8288。4.2.28086的引腳和功能8VCC8284RESDENDT/RCLKREADYRESETTOE82868282STBALE存儲(chǔ)器I/O芯片RDWRM/IOOE地址數(shù)據(jù)8086CPUBHEBHE(3)(2)9213546879111012141315171

5、61819203940383637353334323031292728262425232221A14GNDA13A11A12A10A8A9AD7AD5AD6AD4AD2AD3AD1NMIAD0INTRCLKGNDVCCMN/MXBHE/S7RDRQ/GT1(HLDA)RQ/GT0(HOLD)LOCK(WR)S1(DT/R)S2(M/IO)S0(DEN)QS1(INTA)QS0(ALE)TESTREADYRESETA15A17/S4A16/S3A18/S5A19/S6最大組態(tài)(最小組態(tài))8086CPU10對(duì)應(yīng)最小組態(tài):M/IO本信號(hào)為高，表示CPU與內(nèi)存進(jìn)行數(shù)據(jù)交換為

6、低，表示CPU與I/O進(jìn)行數(shù)據(jù)交換DMA傳送時(shí)，M/IO置為高阻WR低有效，表示處在存儲(chǔ)器寫或I/O寫INTA中斷響應(yīng)信號(hào)，低電平有效ALE地址鎖存允許信號(hào)，高電平有效,有效時(shí)將地址信號(hào)鎖存到地址鎖存囂中11HOLD為總線保持請(qǐng)求信號(hào)HLDA為總線保持響應(yīng)信號(hào)DT/R為數(shù)據(jù)發(fā)送/接收信號(hào),為增加數(shù)據(jù)總線的驅(qū)動(dòng)能力,采用數(shù)據(jù)總線收發(fā)器(8286/8287)DEN為數(shù)據(jù)允許信號(hào),作為8286/8287的輸出允許信號(hào)12對(duì)應(yīng)最大組態(tài):?S2S1S0總線周期狀態(tài)信號(hào)其編碼如下S2S1S0性能000中斷響應(yīng)001讀I/O010寫I/O011暫停100取指令101讀內(nèi)存110寫

7、內(nèi)存111無效狀態(tài)13?RQ/GT0總線請(qǐng)求輸入/總線請(qǐng)求允許輸出?RQ/GT1總線請(qǐng)求/總線請(qǐng)求允許每一腳為雙向,其中RQ/GT0的優(yōu)先權(quán)高于RQ/GT1?LOCK總線封鎖信號(hào),當(dāng)其有效時(shí),別的總線主設(shè)備不能占用總線?QS1,QS0指令隊(duì)列狀態(tài)信號(hào),意義如下:QS1QS000無操作01從指令隊(duì)列中第一字節(jié)中取走代碼10隊(duì)列空11除第一個(gè)字節(jié)外,還取走了后續(xù)字節(jié)中的代碼.14其它引腳：AD15～AD0地址/數(shù)據(jù)復(fù)用線A19/S6,A18/S5,A17/S4,A16/S3地址/狀態(tài)復(fù)用線S6始終為低,表示CPU當(dāng)前與總線相連S5是中斷允許標(biāo)志狀態(tài)位,為1允許中斷S