資源描述：
《PCB布局布線規(guī)則與EMI》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、PCB和信號完整性?板層結(jié)構(gòu)?布局?布線?電源/地層敷銅PCB板層結(jié)構(gòu)地層和電源層的電容模型層間距小堆疊面積大層電容越大環(huán)流越小抑制越有效PCB板層結(jié)構(gòu)——層電容地層和電源層間距引起層電容的容值變化E=2.8H=0.6mmC=0.2022nFE=9.6H=1mmC=0.4159nFPCB板層結(jié)構(gòu)——層電容PCB的介電系數(shù)影響電源/地層間距的影響電源/地層相鄰?整板EMC較大，SI性能較好?層間串?dāng)_小?環(huán)流環(huán)路小電源和地層在兩個表層?整板EMC較小，SI性能較差?交互電容增大，層間串?dāng)_增大?最大的環(huán)流?阻抗失控地層/信號層間距的影響地層與信號層分別為14.4mils、7.2mi
2、ls、3.6mils被干擾的近端和遠(yuǎn)端串?dāng)_強(qiáng)度地層/信號層間距的影響地層與信號層分別為14.4mils、7.2mils、3.6mils被干擾的近端和遠(yuǎn)端串?dāng)_波形地層/信號層間距的影響地層與信號層分別為14.4mils、7.2mils、3.6mils被干擾的近端和遠(yuǎn)端串?dāng)_波形PCB板的堆疊與分層?雙面板，此板僅能用于低速設(shè)計。EMC比較差。?四層板。由以下幾種疊層順序。第一層第二層第三層第四層第一種情況GNDS1+POWERS2+POWERGND第二種情況SIG1GNDPOWERSIG2第三種情況GNDS1S2POWER第一種情況，是四層板中理想的一種情況。因為外層是地層，對E
3、MI有屏蔽作用，同時電源層同地層也可靠得很近，使得電源內(nèi)阻較小，取得最佳郊果。但當(dāng)本板器件密度比較大時不能保證第一層地的完整性，這樣第二層信號會變得更差；信號層相鄰層間串?dāng)_增大。PCB板的堆疊與分層第二種情況，是常用的一種方式。因為在這種結(jié)構(gòu)中，有較好的層電容效應(yīng)，整個PCB的層間串?dāng)_很小。信號層能夠映射了完整的平面，能夠取得較好的信號完整性。在此種結(jié)構(gòu)中,由于信號線層在表層，空間輻射強(qiáng)度增大，需加外加屏蔽殼，才能減少EMI。第三種情況，電源和地層在表層，信號完整性較好。S1層上信號線質(zhì)量最好。S2次之。對EMI有屏蔽作用。但環(huán)流環(huán)路較大，器件密度大小直接影響PCB的信號質(zhì)量
4、，信號層相鄰有不能避免層間干擾?？傮w上不如第一種板層結(jié)構(gòu)，除非是對電源功率有特殊要求。PCB板的堆疊與分層?六層板由以下幾種疊層順序。第一層第二層第三層第四層第五層第六層AS1GNDS2S3POWERS4BS1S2GNDPOWERS3S4CS1GNDS2POWERS3S4DGNDS1POWERGNDS2GNDA種情況，是常見的方式之一，S1是比較好的布線層。S2次之。注意S2S3層的層間串?dāng)_。S4層如果沒有器件，就少走信號線。多一層地。PCB板的堆疊與分層B種情況，S2S3層信號完整性好，S2層為好的布線層，S3層次之。電源平面阻抗較好,層電容較大，利于整板EMI抑制。但S1
5、S2和信號層相鄰，有較大層間干擾，且離電源和底層較遠(yuǎn)，EMI空間輻射強(qiáng)度較大，需要外加屏蔽殼。C種情況，這種情況是六層板中最好的情況，S1，S2，S3都是好的布線層。電源平面阻抗較好。美中不足的是S4層離參考層遠(yuǎn)。D種情況，在六層板中，性能雖優(yōu)于前三種，但布線層少于前兩種。此種情況多在背板中使用。電源布局?電源布局盡量采用星形，少用菊花鏈布局，減少電源的公共回路。?電源的輸入和輸出分開布局，避免串?dāng)_?主PMU芯片，Charger芯片，背光芯片，5V升壓芯片需要放置屏蔽殼內(nèi)?供各個功能模塊使用的電源芯片需要就近放置在模塊電源端，注意電源走線避開射頻區(qū)域?電感器件不要靠近并排擺放
6、，形成互感?電容、電感擺放要靠近芯片管腳并有利于電源的單點接地。電源布局菊花鏈和星形走線電源布局LDO器件布局LDO器件布局LDO器件布局DCDC器件布局?保持通路在Vin、Vout之間，Cin、Cout接地很短，以降低噪音和干擾；?R和C的反饋成份必須保持靠近VFB反饋腳，以防噪音；?大面積地直接聯(lián)接2腳和Cin、Cout的負(fù)端DCDC器件布局SWvsL1距離<4mm,盡可能短CoutvsL1距離<4mm，盡可能短SW、Vin、Vout、GND的線必須粗短FB信號線要細(xì)、短高速器件布局?DDR,SDRAM,NANDFLASH靠近CPU放置，相對集中在屏蔽殼內(nèi)擺放，并注意CP
7、U的Memory出線方向，減少線長和交叉線數(shù)量。?相鄰層是完整地鏡像?屏的插座應(yīng)順著CPU出線的方向，中間的RC濾波器件盡量放在CPU側(cè)?高速器件(MCP,CPU,屏的插座)遠(yuǎn)離天線及模塊如果高速器件離RF模塊和天線較近(200mils以內(nèi))，請將信號的過孔(尤其是SDRAM的時鐘SDCLK)遠(yuǎn)離RF模塊和天線，遠(yuǎn)離1/2芯片長度,如果無法避免,在背面露銅用于貼屏蔽貼.高速器件布局低頻的最小電阻路徑和高頻的最小電感路徑高速器件布局左邊的是電容在芯片Pin與Via之間,環(huán)路較小,右邊的是Via在power
