發(fā)射極耦合邏輯ECL電路

《發(fā)射極耦合邏輯ECL電路》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第5章---5.1ECL電路的工作原理河北工業(yè)大學信息工程學院李薇薇集成電路原理與設(shè)計回顧：TTL電路輸入級多發(fā)射極晶體管反抽作用提高電路開關(guān)速度STTLASTTL肖特基箝位晶體管新工藝抑制晶體管過飽和寄生電容進一步提高開關(guān)速率TTL自身不能克服的問題“飽和”怎么辦？展望：ECL電路為了適應數(shù)字系統(tǒng)在超高速方面的需求非飽和形式的開關(guān)電路各點電平變化幅度小，沒有因采用箝位而帶來的附加寄生電容工作時晶體管在放大和截止兩個狀態(tài)間轉(zhuǎn)換，不進入飽和區(qū)改進電路結(jié)構(gòu)和采用新工藝，功耗可降至幾毫瓦的數(shù)量級ECL電路的基本結(jié)構(gòu)基本門：或/或非門E10k系列基本

2、門組成電流開關(guān)參考電壓源射極輸出器一、射極耦合電流開關(guān)實質(zhì)：一邊為固定輸入Vbb特點：另一邊為大信號多輸入端的射極耦合差分級只對信號起傳遞作用,所以負反饋很強使ECL電路輸入阻抗很高，晶體管穩(wěn)定可靠地工作在放大區(qū)RP是由基區(qū)溝道電阻做成的輸入下拉電阻，為輸入晶體管的反向漏電提供通路，并保證了不用的輸入端固定在0電平。射極耦合電流開關(guān)工作原理輸入端A、B開路，無基極電流假定：Q1A，Q1B截止，Q2導通它們的公共發(fā)射極節(jié)點E的電位射極耦合電流開關(guān)工作原理A端或B端輸入高電平VOH（VOH>VBB）假定：故VbeA>Vbe2，Q1A導通Q1A一旦

3、導通，流過發(fā)射極電阻RE的電流就增加，使VE升高Vbe2＝VBB－VE降低。迫使Q2管截止結(jié)論：當輸入端A或B有一個是高電平時，則相應的輸入管導通，定偏晶體管截止輸出低電平輸出高電平射極耦合電流開關(guān)工作原理A端和B端都為輸入低電平VOL（VOL

4、1變0時，定偏管導通，輸入管截止，電流全部流經(jīng)定偏管；相當于一個電流開關(guān)，時而把電流撥給輸入管Q1，時而又把電流撥給定偏管Q2。兩種情況下電流IE差別不大，相當于一個恒流源。二、射極輸出器沒有射極輸出器的電流開關(guān)，實際上不能應用???電流開關(guān)的輸出高電平是0V，當它加到后續(xù)輸入端時，后級門輸入管導通集電極電位輸入管集電極電位比基極低，輸入管飽和，使電路失去了高速的優(yōu)點結(jié)論：實用的電流開關(guān)必須加射極跟隨器，以解決前后級互相耦合的問題射極輸出器的第一個作用：電平位移加上射極跟隨器后，“或非”和“或”輸出端分別為Q3、Q4管的發(fā)射極，此時輸出高、低

5、電平都位移了一個be結(jié)壓降Vbe或非端：或端：實際要求同一塊電路的“或”和“或非”兩個輸出端的輸出高電平及低電平數(shù)值對應相等電路設(shè)計要求ECL電路的邏輯擺幅前級門的輸出高電平加到后級門的A輸入端Q1A導通限制VC1＝－VL≥－Vbe＝VA輸入管集電極電位永不會低于基極保證了輸入管工作點不會進入飽和區(qū)射極跟隨輸出器的第二個作用：放大輸出電流，增加負載能力三、參考電壓源ECL電路的邏輯擺幅小，抗干擾能力低高低溫下電路如何可靠地工作？定偏電源Vbb在溫度變化時能保持在高低電平的中點附近解決辦法：結(jié)論：只要定偏電壓Vbb滿足條件，在溫度變化時，一直能

6、保持在高低電平中心，保證VNL＝VNH總結(jié)：ECL電路工作原理射極耦合電流開關(guān)：射極輸出器：射極輸出器Q3，Q4的作用有三個：相當于一個電流開關(guān)，時而把電流撥給輸入管Q1，時而又把電流撥給定偏管Q2，使得Q1和Q2輪流導通。保持輸出相位不變、邏輯關(guān)系不變進行電平位移，使前級的輸出電平和后級的輸入電平數(shù)值匹配提高負載能力、擴大邏輯功能總結(jié)：ECL電路工作原理參考電壓源：定偏電源VBB在溫度變化時能保持在高低電平的中點附近。保證在高低溫下電路能可靠地工作。參考電壓源雖不是ECL電路的主要部分，但卻決定著電路邏輯電平的位置、閾值電壓和抗干擾能力，特

7、別在電路工作于超高速的情況下，這些問題尤為突出。5.2ECL電路的邏輯擴展與TTL電路相比，ECL電路具有很大的邏輯靈活性。ECL電路的基本門同時具有或／或非輸出，使ECL門電路的邏輯功能較強，而且通過增加輸出射極跟隨器，可以使ECL電路同時具有幾個“或”和“或非”端輸出。把兩個ECL基本門的定偏管內(nèi)部集電極“點與”，而把“或非”端輸出射隨器的發(fā)射極“線或”，可得或與非/或與門電路。具有多個“或”和“或非”端輸出的ECL電路（a）電路圖；（b）邏輯圖5.3ECL電路的版圖設(shè)計特點5.3.1劃分隔離區(qū)因為隔離結(jié)的面積較大，其寄生電容對電路的延遲

8、有影響。5.3.2元器件的設(shè)計（1）要求電阻RC1、RC2和RE的條寬一樣，且平行排列在一起。（2）要設(shè)計條狀小尺寸的晶體管。（3）所有輸出管的形狀和尺寸都應相同且