基于FPGA的接口芯片邏輯設(shè)計(jì)及仿真

基于FPGA的接口芯片邏輯設(shè)計(jì)及仿真

ID:39531541

大小:1.33 MB

頁(yè)數(shù):4頁(yè)

時(shí)間:2019-07-05

基于FPGA的接口芯片邏輯設(shè)計(jì)及仿真_第1頁(yè)
基于FPGA的接口芯片邏輯設(shè)計(jì)及仿真_第2頁(yè)
基于FPGA的接口芯片邏輯設(shè)計(jì)及仿真_第3頁(yè)
基于FPGA的接口芯片邏輯設(shè)計(jì)及仿真_第4頁(yè)
資源描述:

《基于FPGA的接口芯片邏輯設(shè)計(jì)及仿真》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、第30卷第4期中南民族大學(xué)學(xué)報(bào)(自然科學(xué)版)Vol.30No.42011年12月JournalofSouth-CentralUniversityforNationalities(Nat.Sci.Edition)Dec.2011基于FPGA的接口芯片邏輯設(shè)計(jì)及仿真王文濤,張皓月,朱順安,周佳(中南民族大學(xué)計(jì)算機(jī)科學(xué)學(xué)院,武漢430074)摘要分析了8255A芯片的結(jié)構(gòu)和工作方式,用Verilog實(shí)現(xiàn)8255A芯片0方式下A、B口的讀寫(xiě),C口的置位,以及編程控制機(jī)制.經(jīng)過(guò)ISE仿真與FPGA芯片的JTAG調(diào)試,結(jié)果證明:其功能

2、能夠滿(mǎn)足接口實(shí)驗(yàn)的需求,為用FPGA擴(kuò)展現(xiàn)有接口實(shí)驗(yàn)平臺(tái)做出了探索.關(guān)鍵詞8255A芯片;現(xiàn)場(chǎng)可編程門(mén)陣列;仿真中圖分類(lèi)號(hào)TP332文獻(xiàn)標(biāo)識(shí)碼A文章編號(hào)1672-4321(2011)04-0094-04DesignandSimulationofInterfaceChipBasedonFPGAWangWentao,ZhangHaoyue,ZhuShun'an,ZhouJia(CollegeofComputerScience,South-CentralUniversityforNationalities,Wuhan430074

3、,China)AbstractThispaperanalysesthestructureandworkingmethodsof8255Achip,andthenrealizestheI/OofA,Bports,thesetofCport,andprogrammingcontrolmechanismsunder0mode.ThroughISESimulationandJTAGdebug,weverifythatitsfunctionscanmeettheneedsofinterfaceexperiments,andthisw

4、orkgivesexplorationabouttheexpansionoftheexistinginterfaceexperimentplatformbyusingFPGA.Keywords8255Achip;FPGA;simulation隨著微型計(jì)算機(jī)應(yīng)用的日益廣泛和深入,接口組可設(shè)置為基本的I/O口,閃控(STROBE)的I/O技術(shù)有了迅速的發(fā)展,并已成為直接影響微機(jī)系統(tǒng)閃控式,雙向I/O3種模式;B組只能設(shè)置為基本I/功能和推廣應(yīng)用的關(guān)鍵.從硬件的角度來(lái)看,微機(jī)的O或閃控式I/O2種模式,而這些操作模式完全由開(kāi)發(fā)與

5、應(yīng)用,在很大程度上就是微機(jī)接口電路的開(kāi)控制寄存器的控制字決定.發(fā)與應(yīng)用.FPGA是一種新興的可編程邏輯器件,可如圖1,我們將8255A劃分成6個(gè)模塊,分別是以取代現(xiàn)有的全部微機(jī)接口芯片,實(shí)現(xiàn)微機(jī)系統(tǒng)中數(shù)據(jù)總線緩沖器、讀寫(xiě)控制邏輯、內(nèi)部總線、PA、[2]的存儲(chǔ)器、地址譯碼等多種功能,具有更高的密度、PB、PC.更快的工作速度、更好的穩(wěn)定性和更大的編程靈活性,能熟練運(yùn)用FPGA設(shè)計(jì)接口芯片,無(wú)疑需要對(duì)接口芯片有更深層次的理解.18255A內(nèi)部結(jié)構(gòu)8255A具有24個(gè)可編程設(shè)置的I/O口,即3組[1]8位的I/O為PA,PB和P

6、C.它們又可分為2組12位的I/O,A組包括A口及C口(高4位,PC4~圖18255A內(nèi)部結(jié)構(gòu)圖Fig.1Internalstructureof8255APC7),B組包括B口及C口(低4位,PC0~PC3).A收稿日期2011-08-30作者簡(jiǎn)介王文濤(1967-),男,博士,副教授,研究方向:圖像處理、嵌入式與網(wǎng)絡(luò)技術(shù),E-mail:wangwt@mail.scuec.edu.cn基金項(xiàng)目中南民族大學(xué)中央高?;究蒲袠I(yè)務(wù)費(fèi)專(zhuān)項(xiàng)資金資助項(xiàng)目(CYZ10011)第4期王文濤,等:基于FPGA的接口芯片邏輯設(shè)計(jì)及仿真95各信

7、號(hào)的說(shuō)明如下.A1A0:可以形成片內(nèi)4個(gè)端口地址,用來(lái)尋址8255A內(nèi)部寄存器.CS:芯片選擇信號(hào)線,當(dāng)CS=1時(shí),表示芯片被選中,允許8255A與CPU進(jìn)行通訊;CS=0時(shí),8255A無(wú)法與CPU做數(shù)據(jù)傳輸.WR:寫(xiě)信號(hào),當(dāng)WR=1且CS=1時(shí),允許CPU將數(shù)據(jù)或控制字寫(xiě)入8255A.RD:讀信號(hào),當(dāng)RD=1且CS=1時(shí),允許8255A圖3A和CS的控制信號(hào)通過(guò)數(shù)據(jù)總線向CPU發(fā)送數(shù)據(jù)或狀態(tài)信息,即CPUFig.3ControlsignalofAandCS[4]從8255A讀取數(shù)據(jù).3)對(duì)數(shù)據(jù)總線緩沖器的控制信號(hào).RES

8、ET:復(fù)位輸入線,當(dāng)該輸入端處于高電平當(dāng)RESET=1時(shí),CTRL=8’b0;當(dāng){A,CS,D時(shí),所有內(nèi)部寄存器(包括控制寄存器)均被清除,[7],reset,WR}==6’b110100時(shí),表示對(duì)讀寫(xiě)控制所有I/O口均被置成輸入方式.邏輯的寄存器進(jìn)行操作.即CTRL=D_inbuf;根據(jù)CTRL[]寄

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫(huà)的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶(hù)上傳,版權(quán)歸屬用戶(hù),天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶(hù)請(qǐng)聯(lián)系客服處理。