基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)

基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)

ID:39864329

大小:5.46 MB

頁數(shù):80頁

時間:2019-07-13

基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)_第1頁
基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)_第2頁
基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)_第3頁
基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)_第4頁
基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)_第5頁
資源描述:

《基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)》由會員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、分類號:UDC:工學(xué)碩士學(xué)位論文密級編號基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)碩士研究生:鄭文明指導(dǎo)教師:張殿倫學(xué)位級別:工學(xué)碩士學(xué)科、專業(yè):水聲工程所在單位:水聲工程學(xué)院論文提交日期:2009年2月論文答辯日期:2009年3月學(xué)位授予單位:哈爾濱工程大學(xué)哈爾濱11:程人學(xué)碩十學(xué)位論文摘要現(xiàn)代數(shù)字信號處理對實時性提出了很高的要求,當(dāng)最快的數(shù)字信號處理器(DSP)仍無法達(dá)到速度要求時,唯一的選擇是增加處理器的數(shù)目,或采用客戶定制的門陣列產(chǎn)品。隨著可編程邏輯器件技術(shù)的發(fā)展,具有強(qiáng)大并行處理能力的現(xiàn)場可編程門陣列(FPG

2、A)在成本、性能、體積等方面都顯示出了優(yōu)勢。本文以此為背景,研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運(yùn)算等數(shù)字信號處理算法的高效實現(xiàn)。首先,針對圖像聲納實時性的要求和FPGA片內(nèi)資源的限制,設(shè)計了級聯(lián)和并行遞歸兩種結(jié)構(gòu)的FFT處理器。文中詳細(xì)討論了利用流水線技術(shù)和并行處理技術(shù)提高FFT處理器運(yùn)算速度的方法,并針對蝶形運(yùn)算的特點(diǎn)提出了一些優(yōu)化和改進(jìn)措施。其次,分析了具有相同結(jié)構(gòu)的數(shù)字濾波和相關(guān)運(yùn)算的特點(diǎn),采用了有乘法器和無乘法器兩種結(jié)構(gòu)實現(xiàn)乘累加(MAC)運(yùn)算。無乘法器結(jié)構(gòu)采用分布式算法(DA),將乘法運(yùn)算轉(zhuǎn)化為

3、FPGA易于實現(xiàn)的查表和移位累加操作,顯著提高了運(yùn)算效率。此外,還對相關(guān)運(yùn)算的時域多MAC方法及頻域FFT方法進(jìn)行了研究。最后,完成了圖像聲納預(yù)處理模塊。在一片EP2S60上實現(xiàn)了對160路信號的接收、濾波、正交變換以及發(fā)送等處理。實驗表明,本論文所有算法均達(dá)到了設(shè)計要求。關(guān)鍵詞:FPGA;并行處理;FFT;濾波;相關(guān)哈爾濱。翻弩大學(xué)碩十學(xué)位論文ABSTRACTModemsignalprocessingisrequiredtohavehighperformanceofrealtimeprocessing.Whenthef

4、astDigitalSignalProcessor(DSP)isstillunabletomeetthespeedrequirements,theonlychoiceistoincreasethenumberofprocessorsoradoptcustomer’Scustomizedgatearrayproducts.WiththedevelopmentofProgrammableLogicDevicetechnology,F(xiàn)ieldProgrammableGateArray(FPGA)withmassivelypar

5、allelprocessingcapabilityshowssuperiorityincost,performance,sizeetc.Inthispaper,signalprocessingalgorithm,suchasfastFouriertransform,digitalfiltering,andcorrelationalgorithmareresearchedandefficientlyrealized.Firstly,accordingtothereal—timerequirementofimagingson

6、arandtheresourceconstraintsoftheFPGA,F(xiàn)FTprocessorwithcascadeandparallelrecursivestructureisdesigned.Themethodtoincreasecalculationspeedwithpipeliningandparallelprocessingtechnologyisdiscussedindetail.Subsequently,someoptimizationandimprovementofbutterflyarithmeti

7、cunitisproposed.Secondly,thecharacteristicsofthedigitalfilteringareanalized,SOisthecorrelationcalculationwiththesamestructure.Thestructurewithmultiplierandthestructurewithnon··multiplierareadoptedinmultiply--accumulatecalculation(MAC).Distributealgorithm(DA)isado

8、ptedinthenon—multiplerstructure,whichCangreatlyimprovethecomputingefficiencybyconvertingmultiplicationtolookuptableinPFGA.Inaddition,thecorrelationalgorithminf

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費(fèi)完成后未能成功下載的用戶請聯(lián)系客服處理。