cpu的過(guò)去現(xiàn)在與未來(lái)

《cpu的過(guò)去現(xiàn)在與未來(lái)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、CPU的過(guò)去，現(xiàn)在與未來(lái)CPU技術(shù)發(fā)展過(guò)程綜述目錄一、CPU結(jié)構(gòu)組成二、CPU技術(shù)進(jìn)步三、CPU發(fā)展歷史四、CPU未來(lái)展望一、CPU結(jié)構(gòu)組成CPU控制單元邏輯單元存儲(chǔ)單元CPU還包含總線接口部分，指令預(yù)取部分，譯碼部分和高速緩沖存儲(chǔ)器（CACHE）一、CPU結(jié)構(gòu)組成運(yùn)算部分主要完成各種算術(shù)運(yùn)算和邏輯運(yùn)算；控制部分負(fù)責(zé)讀取各種指令，并對(duì)指令進(jìn)行分析，作出相應(yīng)的控制；存儲(chǔ)部分負(fù)則存放運(yùn)算的中間結(jié)果。80486DX2結(jié)構(gòu)示意圖二、CPU技術(shù)進(jìn)步1、加工工藝晶體管長(zhǎng)度管間電阻器件速率特征尺寸集成度性價(jià)比每個(gè)

2、晶體管平均價(jià)格單個(gè)芯片晶體管集成數(shù)Intel?8742,8-bitCPU頻率12MHz,128字節(jié)的RAM,2048字節(jié)的EPROMIntel80486DXCPU.金制針腳底部視圖二、CPU技術(shù)進(jìn)步2、CPU體系結(jié)構(gòu)目前計(jì)算機(jī)大都采用馮·諾依曼結(jié)構(gòu)（存儲(chǔ)程序原理）CPU執(zhí)行程序所需時(shí)間：P=I×C×TI:程序編譯后的機(jī)器指令數(shù)C：執(zhí)行每條及其指令所需的平均機(jī)器周期T:每個(gè)機(jī)器周期的執(zhí)行時(shí)間馮·諾依曼結(jié)構(gòu)T依賴于CPU硬件本身，由加工工藝和材料特性決定；而I和C就依賴于CPU軟件和硬件，即由計(jì)算機(jī)體系

3、結(jié)構(gòu)的設(shè)計(jì)決定了。2、CPU體系結(jié)構(gòu)Ⅰ指令級(jí)并行處理技術(shù)包含分支預(yù)測(cè)和推測(cè)執(zhí)行。直接減小單個(gè)指令的執(zhí)行周期T，同時(shí)提高CPU的性能CPU內(nèi)含多個(gè)指令執(zhí)行單元或多條流水線。在一個(gè)給定的時(shí)鐘周期內(nèi)，帶有超標(biāo)量的處理器可執(zhí)行多于1條的指令一條指令還沒(méi)處理完時(shí)，就開(kāi)始處理下一條指令，使指令重疊，減小單個(gè)指令執(zhí)行的平均周期T超級(jí)流水線超標(biāo)量技術(shù)動(dòng)態(tài)執(zhí)行倍頻技術(shù)2、CPU體系結(jié)構(gòu)Ⅱ高速緩存CacheCache是一個(gè)高速小容量的臨時(shí)存儲(chǔ)器，可以用高速的靜態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，或者集成到CPU芯片內(nèi)部，存儲(chǔ)CPU最經(jīng)常

4、訪問(wèn)的指令或者操作數(shù)據(jù)。Cache的基本原理當(dāng)CPU處理數(shù)據(jù)時(shí)，它會(huì)先到Cache中去尋找，如果數(shù)據(jù)因之前的操作已經(jīng)讀取而被暫存其中，就不需要再?gòu)碾S機(jī)存取存儲(chǔ)器（Mainmemory）中讀取數(shù)據(jù)——由于CPU的運(yùn)行速度一般比主內(nèi)存的讀取速度快，主存儲(chǔ)器周期（訪問(wèn)主存儲(chǔ)器所需要的時(shí)間）為數(shù)個(gè)時(shí)鐘周期。因此若要訪問(wèn)主內(nèi)存的話，就必須等待數(shù)個(gè)CPU周期從而造成浪費(fèi)CPUCACHEMEMORYCPU-CACHE-主存結(jié)構(gòu)示意圖——CPU核心速度比存儲(chǔ)器速度快得多，需要在CPU與主存之間設(shè)置一個(gè)緩沖器，以彌補(bǔ)

5、主存速度的不足。Cache基本操作示意圖。2、CPU體系結(jié)構(gòu)Cache分為一級(jí)緩存和二級(jí)緩存一級(jí)緩存即L1Cache。集成在CPU內(nèi)部，用于CPU在處理數(shù)據(jù)過(guò)程中數(shù)據(jù)的暫時(shí)保存。由于緩存指令和數(shù)據(jù)與CPU同頻工作，L1級(jí)高速緩存容量越大，存儲(chǔ)信息越多，可減少CPU與主存之間的數(shù)據(jù)交換次數(shù)，提高CPU的運(yùn)算效率。但因Cache均由SRAM組成，結(jié)構(gòu)復(fù)雜，在有限的CPU面積上，L1級(jí)高速緩存無(wú)法做得太大。二級(jí)緩存即L2Cache。由于L1級(jí)高速緩存容量限制，為了再次提高CPU運(yùn)算速度，在CPU外部放置一

6、高速存儲(chǔ)器，即二級(jí)緩存。其工作主頻比較靈活，可與CPU同頻，也可不同。CPU在讀取數(shù)據(jù)時(shí)，先在L1中尋找，再?gòu)腖2尋找，然后是主存，最后是外部存儲(chǔ)器。所以L2對(duì)系統(tǒng)影響也不可忽視2、CPU體系結(jié)構(gòu)Ⅲ指令擴(kuò)展技術(shù)無(wú)論是哪個(gè)廠家的CPU，在基本功能方面，差別并不太大，基本指令集都相差無(wú)幾。大威力提升CPU在某一方面的性能（如多媒體處理），就需對(duì)指令集進(jìn)行擴(kuò)展，從而減少在這種應(yīng)用下指令的數(shù)量，即減少I，來(lái)提高CPU性能。IntelMMX1996年Intel首先推出了支持MMX的Pentium處理器，極大

7、地提高了CPU處理多媒體數(shù)據(jù)的能力AMD3DNOW!為了克服MMX的一些問(wèn)題，AMD公司于1998年推出了包含21條指令的3DNow!指令集，并在其K6-2處理器中實(shí)現(xiàn)。IntelSSE為了對(duì)抗3DNow!，Intel公司于1999年推出了SSE指令集。SSE幾乎能提供3DNow!的所有功能，并在之后更新到了SSE5,最終控制了CPU市場(chǎng)擴(kuò)展指令集發(fā)展過(guò)程IntelMMX(MultiMediaeXtension)MMX（MultiMediaeXtension，多媒體擴(kuò)展指令集）指令集是Intel

8、公司推出的一項(xiàng)多媒體指令增強(qiáng)技術(shù)。MMX指令集中包括有57條多媒體指令，通過(guò)這些指令可以一次處理多個(gè)數(shù)據(jù)，在處理結(jié)果超過(guò)實(shí)際處理能力的時(shí)候也能進(jìn)行正常處理，這樣在軟件的配合下，就可以得到更高的性能。IntelSSE(StreamingSIMDExtension)SSE指令集包括了70條指令，其中包含提高3D圖形運(yùn)算效率的50條SIMD（單指令多數(shù)據(jù)技術(shù)）浮點(diǎn)運(yùn)算指令、12條MMX整數(shù)運(yùn)算增強(qiáng)指令、8條優(yōu)化內(nèi)存中連續(xù)數(shù)據(jù)塊傳輸指令。理論上這些指令對(duì)目前流行的圖像處理、浮