PCB堆疊設(shè)計(jì)規(guī)范總則

PCB堆疊設(shè)計(jì)規(guī)范總則

ID:41741951

大?。?9.26 KB

頁數(shù):10頁

時(shí)間:2019-08-31

PCB堆疊設(shè)計(jì)規(guī)范總則_第1頁
PCB堆疊設(shè)計(jì)規(guī)范總則_第2頁
PCB堆疊設(shè)計(jì)規(guī)范總則_第3頁
PCB堆疊設(shè)計(jì)規(guī)范總則_第4頁
PCB堆疊設(shè)計(jì)規(guī)范總則_第5頁
資源描述:

《PCB堆疊設(shè)計(jì)規(guī)范總則》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、PCB設(shè)計(jì)規(guī)范總則CHECKLIST自檢人:檢查人:檢查日期:年月日審查內(nèi)容:審查結(jié)果:通過口不通過□說明:修改內(nèi)容修訂版次修訂內(nèi)容修訂吋間編寫審核批準(zhǔn)VI.00初稿2015-1-4刁曉靜、岳菊豐序號(hào)總則條款執(zhí)行情況說明1格式1q-1:PCB繪板統(tǒng)一釆用POWERPCB,是[]否[]免[]il-2:PCB必須與原理圖完全同步。是[]否[]免[]4-3:PCB板已經(jīng)過設(shè)計(jì)人員自檢。是[]否[]免[]】1-4:必須確保軟件自動(dòng)檢查無網(wǎng)絡(luò)線未連接完的情況。是[]否[]免[]4-5:采用統(tǒng)一A3、M規(guī)格,具體使用視PCB板大小確定。是[]否[]免[]2絲印*2-1:標(biāo)準(zhǔn)元器件釆用標(biāo)準(zhǔn)絲印。是[]否[

2、]免[]】2-2:所有元器件都有唯一位號(hào)絲印,不得有重復(fù),絲卬需放置在容易識(shí)別對(duì)應(yīng)元件器的位置,如因空間限制可以用方格和箭頭引出并放置在易識(shí)別區(qū)域。是[]否[]免[]】2-3:功放、電源插座必須在頂層和底層焊盤之間增加絲印,以防止人工焊接時(shí)易短路。是[]否[]免[]吃-4:位置絲印不得放置在元件安裝后被覆蓋的地方,不得放置PAD和銅皮外需的地方。是[]否【]免[]2-5:各器件位號(hào)絲印盡量保持方向一致,從左到右,從下至上。是[]否[]免[]吃-6:具有方向性的元器件,必須通過絲印清楚表明其方向性。如鋁電解電容、二極管、插座、IC等。是[]否[]免[]?2-7:絲印在通孔上時(shí),必須要求通孔做塞

3、孔處理。是[]否[]免[]?2-8:絲印不得有重疊,比印間距必須大于5m訂.是[]否【]免[]序號(hào)總則條款執(zhí)行情況說明?2-9:PCB板名、日期、版本號(hào)等制板信息絲印位置必須放置在明顯無元器件的較大向處。是[]否[]免[]2-10:元件名稱絲卬要清楚可直接目視且盡可能直接標(biāo)在元件近旁是[]否[]免[1】2-11:必須要求PCB制造廠將其公司識(shí)別標(biāo)識(shí)絲卬上去。是[]否[]免[]*2-12:PCB板的絲印GERBER文件必須單獨(dú)輸岀并經(jīng)CAM檢查沒有問題。是[]否[]免[]】2-13:為了方便制成板的安裝,所有螺絲孔都要做岀白油絲印標(biāo)識(shí)。是[]否【]免[]】2-14:所有連接器必須用3角形標(biāo)注第

4、1腳的位置。是[]否[]免[]】2-15:所有跳線電阻在短接時(shí),需用銅皮短接,不允許使用2D線是[]否[]免[]】2-16:所有IC必須用lnun直徑圓標(biāo)注第1腳,圓點(diǎn)位置必須在后裝IC后不會(huì)被蓋住。是[]否[]免[]】2-17:為了保證錫道連續(xù)性,要求開窗的地方無絲印;為了便于器件插裝和維修,器件位號(hào)不應(yīng)被安裝后器件所遮擋,絲卬不能壓在導(dǎo)通孔、焊盤上。是[]否[]免[]3走線】3-1:供電電源(+12V)與地的走線建議滿足以下要求:i電源走線與地線之間的間隔盡量小,最大間距0.5mm,電源和地線線寬盡量寬,最小2mm(引到IC或其他無法達(dá)到2mm寬度的元器件除外),電源線上阻值盡呈小,最大

5、為0.5歐。是[]否[]免[]】3-2:IC退耦電容盡量放置靠近IC的PIN腳。是[]否[]免[]序號(hào)總則條款執(zhí)行情況說明】3-3:當(dāng)電源和地區(qū)分為數(shù)字和模擬時(shí),退耦電容不得跨接,數(shù)字電源和模擬電源不得重疊:Vcc/Zii^StrayStraycapacitorcapacitoriOx是[]否[]免[]】3-4:獨(dú)立的電源或地之間不得在隔開處采用電容或走線跨接:是[]否[]免[11—1PlaneTraceacrossslit】3-5:同一位置采用并聯(lián)電容退耦時(shí),電容之間采用不同數(shù)量級(jí)的容值,如10nF和100nF.是[]否[]免[]13-6:晶振必須放置在離1C最近的旁邊,晶振時(shí)鐘信號(hào)走線最

6、長(zhǎng)Ion,兩晶振時(shí)鐘走線之間間距盡量小,最大間距0.5mm.是[]否[]免[]】3-7:晶振時(shí)鐘信號(hào)走線盡量不要打孔,保持同層走線。是[]否[]免[]】3-7:品振走線周圍地需要用地包圍起來,其中的地應(yīng)與其他電源供電地和信號(hào)地分開。Gndito(shallbeseparatedwith/jf,—■1jVssuacelorsupply.從是[]否[]免[1J3-8:匹配電阻要靠近信號(hào)的驅(qū)動(dòng)端,對(duì)于I2C如果驅(qū)動(dòng)多個(gè)I2C兀器,匹配電阻盡量放置在被驅(qū)動(dòng)的終端。是[]否[]免[]執(zhí)行情況說明是[]否[]免[]是[]否[]免[]】3-9:功放輸岀走線最小寬度為40M1L。?3-10:走線不得有一端浮

7、空的情況,】3-11:對(duì)于重要高頻信號(hào),其布線長(zhǎng)度不得與其波長(zhǎng)成整數(shù)倍關(guān)系?!?-12:走線不得采用銳角和直角?!?-13:走線應(yīng)從焊盤端中心位置引出?!?-14:走線不得偏移焊盤:】3-15:當(dāng)和焊盤連接的走線比焊盤寬吋,走線不是〔]否〔】免〔】能覆蓋焊盤,應(yīng)從焊盤末端引線:執(zhí)行情況說明$-16:密間距的SMT焊盤引腳需要連接時(shí),應(yīng)從焊盤外部連接,不容許在焊腳間直接連接:】3-17:避免走線從焊盤中部引出I

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。