內(nèi)存時序詳解

內(nèi)存時序詳解

ID:42770559

大小:28.30 KB

頁數(shù):8頁

時間:2019-09-22

內(nèi)存時序詳解_第1頁
內(nèi)存時序詳解_第2頁
內(nèi)存時序詳解_第3頁
內(nèi)存時序詳解_第4頁
內(nèi)存時序詳解_第5頁
資源描述:

《內(nèi)存時序詳解》由會員上傳分享,免費在線閱讀,更多相關內(nèi)容在工程資料-天天文庫

1、內(nèi)存時序詳解超頻內(nèi)存的時候有兩種,一種是提高內(nèi)存的主頻,這個可以使得內(nèi)存的讀寫數(shù)據(jù)的速度更快,類似高速公路上的車速,而內(nèi)存時序是指控制內(nèi)存數(shù)據(jù)讀寫指令的速度,類似收費口,路上的車速再快最終也是要上下高速公路的,只不過并不是只有一個口,因此內(nèi)存時序只要夠用就可以了。內(nèi)存頻率和時序的超頻都有可能導致內(nèi)存的不穩(wěn)定,導致無法開機,解決辦法就是清BIOS恢復BIOS的默認設置。內(nèi)存時序一種參數(shù),一般存儲在內(nèi)存條的SPD上。2-2-2-84個數(shù)字的含義依次為:CASLatency(簡稱CL值)內(nèi)存CAS延遲時間,他是內(nèi)存的重要參數(shù)之一,某些牌子的內(nèi)存會把CL值印在內(nèi)存條的標簽上。RA

2、S-to-CASDelay(tRCD),內(nèi)存行地址傳輸?shù)搅械刂返难舆t時間。Row-prechargeDelay(tRP),內(nèi)存行地址選通脈沖預充電時間。Row-activeDelay(tRAS),內(nèi)存行地址選通延遲。這是玩家最關注的4項時序調(diào)節(jié),在大部分主板的BIOS中可以設定,內(nèi)存模組廠商也有計劃的推出了低于JEDEC認證標準的低延遲型超頻內(nèi)存模組,在同樣頻率設定下,最低“2-2-2-5”這種序列時序的內(nèi)存模組確實能夠帶來比“3-4-4-8”更高的內(nèi)存性能,幅度在3至5個百分點。在一些技術文章里介紹內(nèi)存設置時序參數(shù)時,一般數(shù)字“A-B-C-D”分別對應的參數(shù)是“CL-t

3、RCD-tRP-tRAS”,現(xiàn)在你該明白“2-3-3-6”是什么意思了吧?!^_^下面就這幾個參數(shù)及BIOS設置中影響內(nèi)存性能的其它參數(shù)逐一給大家作一介紹:一、內(nèi)存延遲時序“CL-tRCD-tRP-tRAS”的設置首先,需要在BIOS中打開手動設置,在BIOS設置中找到“DRAMTimingSelectable”,BIOS設置中可能出現(xiàn)的其他描述有:AutomaticConfiguration、DRAMAuto、TimingSelectable、TimingConfiguringBySPD等,將其值設為“Menual”(視BIOS的不同可能的選項有:On/Off或Enab

4、le/Disable),如果要調(diào)整內(nèi)存時序,應該先打開手動設置,之后會自動出現(xiàn)詳細的時序參數(shù)列表:CommandPerClock(CPC)可選的設置:Auto,Enable(1T),Disable(2T)。CommandPerClock(CPC:指令比率,也有翻譯為:首命令延遲),一般還被描述為DRAMCommandRate、CMDRate等。由于目前的DDR內(nèi)存的尋址,先要進行P-Bank的選擇(通過DIMM上CS片選信號進行),然后才是L-Bank/行激活與列地址的選擇。這個參數(shù)的含義就是指在P-Bank選擇完之后多少時間可以發(fā)出具體的尋址的L-Bank/行激活命令,

5、單位是時鐘周期。顯然,也是越短越好。但當隨著主板上內(nèi)存模組的增多,控制芯片組的負載也隨之增加,過短的命令間隔可能會影響穩(wěn)定性。因此當你的內(nèi)存插得很多而出現(xiàn)不太穩(wěn)定的時間,才需要將此參數(shù)調(diào)長。目前的大部分主板都會自動設置這個參數(shù)。該參數(shù)的默認值為Disable(2T),如果玩家的內(nèi)存質(zhì)量很好,則可以將其設置為Enable(1T)。CASLatencyControl(tCL)可選的設置:Auto,1,1.5,2,2.5,3,3.5,4,4.5。一般我們在查閱內(nèi)存的時序參數(shù)時,如“3-4-4-8”這一類的數(shù)字序列,上述數(shù)字序列分別對應的參數(shù)是“CL-tRCD-tRP-tRAS”

6、。這個3就是第1個參數(shù),即CL參數(shù)。CASLatencyControl(也被描述為tCL、CL、CASLatencyTime、CASTimingDelay),CASlatency是“內(nèi)存讀寫操作前列地址控制器的潛伏時間”。CAS控制從接受一個指令到執(zhí)行指令之間的時間。因為CAS主要控制十六進制的地址,或者說是內(nèi)存矩陣中的列地址,所以它是最為重要的參數(shù),在穩(wěn)定的前提下應該盡可能設低。內(nèi)存是根據(jù)行和列尋址的,當請求觸發(fā)后,最初是tRAS(ActivetoPrechargeDelay),預充電后,內(nèi)存才真正開始初始化RAS。一旦tRAS激活后,RAS(RowAddressStr

7、obe)開始進行需要數(shù)據(jù)的尋址。首先是行地址,然后初始化tRCD,周期結(jié)束,接著通過CAS訪問所需數(shù)據(jù)的精確十六進制地址。期間從CAS開始到CAS結(jié)束就是CAS延遲。所以CAS是找到數(shù)據(jù)的最后一個步驟,也是內(nèi)存參數(shù)中最重要的。這個參數(shù)控制內(nèi)存接收到一條數(shù)據(jù)讀取指令后要等待多少個時鐘周期才實際執(zhí)行該指令。同時該參數(shù)也決定了在一次內(nèi)存突發(fā)傳送過程中完成第一部分傳送所需要的時鐘周期數(shù)。這個參數(shù)越小,則內(nèi)存的速度越快。必須注意部分內(nèi)存不能運行在較低的延遲,可能會丟失數(shù)據(jù),因此在提醒大家把CAS延遲設為2或2.5的同時,如果不穩(wěn)定就只有

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內(nèi)容,確認文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。