資源描述：
《微型計(jì)算機(jī)原理與接口技術(shù)（第二版）第9章DMA技術(shù)及DMA控制器》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、微型計(jì)算機(jī)原理與接口技術(shù)（第二版）第9章DMA技術(shù)及DMA控制器9.1直接存儲(chǔ)器存?。―MA）技術(shù)概述9.2可編程DMA控制器8237A9.3DMA技術(shù)在微型計(jì)算機(jī)系統(tǒng)中的應(yīng)用習(xí)題與思考學(xué)習(xí)目標(biāo)9.1直接存儲(chǔ)器存?。―MA）技術(shù)概述9.1.1DMA控制器的基本功能9.1.2DMA控制器的一般結(jié)構(gòu)9.1.3DMA控制器的工作方式9.1.4DMA操作過程9.1.1DMA控制器的基本功能能接受CPU的編程，以便進(jìn)行功能設(shè)定。能接收I/O接口的DMA請(qǐng)求，并向CPU發(fā)出總線請(qǐng)求信號(hào)，請(qǐng)求總線控制權(quán)。CPU響應(yīng)總線請(qǐng)求之后，DMAC
2、能接管總線的控制，進(jìn)入DMA傳送過程。能實(shí)現(xiàn)有效的尋址，即能輸出地址信息并在數(shù)據(jù)傳送過程中自動(dòng)修改地址指針。能向內(nèi)存儲(chǔ)器和I/O接口發(fā)出相應(yīng)的讀/寫控制信號(hào)。能控制傳送數(shù)據(jù)的字節(jié)數(shù)，判定DMA傳送是否結(jié)束。DMA結(jié)束時(shí)能釋放總線，恢復(fù)CPU對(duì)總線的控制。存儲(chǔ)器DMA通道I/O接口高速I/O設(shè)備DMAC9.1.2DMA控制器的一般結(jié)構(gòu)存儲(chǔ)器CPUI/O接口I/O外設(shè)總線請(qǐng)求總線響應(yīng)DMA結(jié)束信號(hào)總線接口總線控制邏輯控制寄存器狀態(tài)寄存器地址寄存器字節(jié)計(jì)數(shù)器DMA請(qǐng)求DMA響應(yīng)9.1.3DMA控制器的工作方式每次DMA操作只傳送
3、一個(gè)字節(jié)。每次DMA操作連續(xù)傳送一組數(shù)據(jù)。類似于塊傳送方式，只是當(dāng)外設(shè)發(fā)來的DREQ無效時(shí)暫停DMA操作，有效時(shí)繼續(xù)。這種方式可以擴(kuò)展系統(tǒng)中的DMA通道數(shù)量。（1）單字節(jié)傳送方式（2）塊傳送方式（組傳送方式）（3）請(qǐng)求傳送方式（4）級(jí)聯(lián)傳送方式9.1.3DMA控制器的工作方式每次DMA操作只傳送一個(gè)字節(jié)。每次DMA操作連續(xù)傳送一組數(shù)據(jù)。類似于塊傳送方式，只是當(dāng)外設(shè)發(fā)來的DREQ無效時(shí)暫停DMA操作，有效時(shí)繼續(xù)。這種方式可以擴(kuò)展系統(tǒng)中的DMA通道數(shù)量。（1）單字節(jié)傳送方式（2）塊傳送方式（組傳送方式）（3）請(qǐng)求傳送方式（4）
4、級(jí)聯(lián)傳送方式HLDAHOLDCPUHRQHLDADREQDACKDREQDACK一級(jí)DMACHRQHLDADREQDACKDREQDACK二級(jí)DMACHRQHLDADREQDACKDREQDACK二級(jí)DMACI/O接口I/O接口I/O接口I/O接口………9.1.4DMA操作過程CPU對(duì)DMAC初始化，送入存儲(chǔ)器起始地址、數(shù)據(jù)塊長度。從I/O接口向DMAC發(fā)出DMA請(qǐng)求信號(hào)DREQ。DMAC向CPU發(fā)出總線請(qǐng)求HRQ。CPU結(jié)束現(xiàn)行總線周期后向DMAC回送總線響應(yīng)信號(hào)HLDA。CPU讓出控制總線、地址總線、數(shù)據(jù)總線，由DMA
5、C控制。DMAC向外部設(shè)備發(fā)出DMA響應(yīng)信號(hào)DACK。進(jìn)行DMA傳送：DMAC向I/O接口發(fā)出讀信號(hào)，數(shù)據(jù)讀到DB上，通過AB發(fā)送存儲(chǔ)器地址，通過CB向存儲(chǔ)器發(fā)出寫信號(hào)，DB上的數(shù)據(jù)寫入指定的存儲(chǔ)器單元。DMAC修改內(nèi)部地址寄存器+1或-1，字節(jié)計(jì)數(shù)器-1。重復(fù)第7、8步，直至設(shè)定的字節(jié)數(shù)傳送完畢。DMAC撤消HRQ信號(hào)，釋放總線，CPU重新控制總線。（以數(shù)據(jù)由外部設(shè)備向存儲(chǔ)器輸入為例）9.2可編程DMA控制器8237A9.2.18237A的主要特性9.2.28237A的內(nèi)部結(jié)構(gòu)9.2.38237A的引腳功能9.2.482
6、37A的操作方式9.2.58237A的編程9.2.18237A的主要特性單一+5V電源，單相時(shí)鐘，40條引腳，雙列直插式封裝。采用5MHz時(shí)鐘，傳送速率可達(dá)1.6MB/s。具有4個(gè)獨(dú)立的DMA通道，每個(gè)通道一次最多傳送64KB?？蓪?shí)現(xiàn)內(nèi)存與外設(shè)、內(nèi)存兩個(gè)區(qū)域間的高速批量數(shù)據(jù)傳送。每個(gè)通道的DMA請(qǐng)求可分別允許或禁止，4個(gè)通道的DMA請(qǐng)求的優(yōu)先級(jí)可由軟件設(shè)定為固定方式或循環(huán)方式。4種工作方式：?jiǎn)巫止?jié)傳送、塊傳送、請(qǐng)求傳送、級(jí)聯(lián)傳送。可用級(jí)聯(lián)方式擴(kuò)展DMA通道數(shù)目。有一條DMA傳送結(jié)束信號(hào)，可以由內(nèi)部計(jì)數(shù)結(jié)束產(chǎn)生輸出，也允許外
7、界利用此輸入端結(jié)束DMA傳送。9.2.28237A的內(nèi)部結(jié)構(gòu)9.2.28237A的內(nèi)部結(jié)構(gòu)1．時(shí)序與控制邏輯2．優(yōu)先級(jí)編碼及控制邏輯3．命令控制邏輯4．?dāng)?shù)據(jù)和地址緩沖器組5．內(nèi)部寄存器組8237A從態(tài)時(shí)受CPU的控制，時(shí)序與控制邏輯電路接受系統(tǒng)送來的時(shí)鐘、復(fù)位、片選和讀/寫控制等信號(hào)，完成相應(yīng)的內(nèi)部控制操作。8237A主態(tài)時(shí)，向存儲(chǔ)器或I/O接口發(fā)出讀/寫等各種控制信號(hào)。根據(jù)CPU對(duì)8237A初始化時(shí)的設(shè)置要求，對(duì)同時(shí)提出DMA請(qǐng)求的多個(gè)通道進(jìn)行優(yōu)先級(jí)次序裁決，以確定優(yōu)先級(jí)最高的通道。優(yōu)先級(jí)高的設(shè)備在服務(wù)時(shí)，其他低級(jí)別的通
8、道請(qǐng)求均被禁止，直至高優(yōu)先級(jí)通道的服務(wù)結(jié)束。8237A處于從態(tài)時(shí)，命令控制邏輯接收CPU送來的A3~A0信號(hào)，選擇8237A內(nèi)部的寄存器。處于主態(tài)時(shí)，對(duì)工作方式寄存器的最低兩位D1D0進(jìn)行譯碼，以選擇某個(gè)通道。A3~A0與、配合可組成各種操作命令。8237A從態(tài)時(shí)，DB7~DB0用于傳輸CPU要對(duì)其讀/
