微機存儲器系統(tǒng)

《微機存儲器系統(tǒng)》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在行業(yè)資料-天天文庫。

1、6.1概述6.1.1存儲系統(tǒng)的層次結構6.1.2存儲器的分類6.1.3存儲器的基本組成6.1.4存儲器的技術指標6.2半導體讀寫存儲器6.2.1靜態(tài)RAM6.2.2動態(tài)RAM6.2.3存儲器的工作時序6.3半導體只讀存儲器6.3.1掩膜式只讀存儲器ROM6.3.2可編程的只讀存儲器6.3.3可編程可擦除只讀存儲器6.4存儲器與CPU的連接6.4.1存儲器與CPU連接時問題6.4.2常用譯碼電路6.4.3存儲器連接舉例微機存儲器系統(tǒng)第6章6．1．1存儲系統(tǒng)的層次結構概述1．主存儲器—外存儲器2．主存儲器—高速緩沖存儲器3．虛擬存儲技術CPU高速緩沖存儲器主存儲器外存儲器圖6-1存儲器系統(tǒng)的層次結

2、構圖6．1存儲器的分類按存取方式分類按存儲器載體分類隨機存儲器（RAM）只讀存儲器（ROM）順序存儲器（SAM）磁介質(zhì)存儲器半導體存儲器光存儲器存儲器6．1．2存儲器的基本組成X地址譯碼器存儲單元矩陣NXM（4096XI）Y地址譯碼器26A11A626A11A6n個輸入緩沖器數(shù)據(jù)輸入DIN寫入讀出輸入緩沖器數(shù)據(jù)輸出DOUTR/W讀寫輸入CS片選擇圖6-2典型存儲器的組成框圖6.1.3存儲器的技術指標衡量存儲器的技術指標存儲器容量存取周期可靠性經(jīng)濟性取數(shù)時間6．1．46．2．1靜態(tài)RAM半導體讀寫存儲器1．靜態(tài)RAM的工作原理選擇線VF5I/OABVF1VF2VF4VF6VccI/O圖6-3六靜

3、態(tài)RAM基本存儲電路6．22．靜態(tài)RAM組成將多個存儲單元按一定方式排列起來，就組成了一個靜態(tài)RAM存儲器[見書P178]3．靜態(tài)RAM舉例現(xiàn)在以一個具體的芯片——Intel2114為例，來說明靜態(tài)RAM的具體組成。[見書P179]靜態(tài)RAM6．2．1VF5I/OABVF1VF2VF6圖6-6四管動態(tài)RAM基本存儲電路C1C2VF7EDVF8ED選擇線Es6．2．2動態(tài)RAM動態(tài)RAM的工作原理存儲器的工作時序1．存儲器的讀周期存儲器的讀周期，就是從存儲器讀出數(shù)據(jù)所需時間2．存儲器的寫周期是地址建立、寫脈沖寬度和寫操作恢復時間三者的總和。3．8086CPU對存儲器的讀/寫時序讀周期時序?qū)懼芷跁r

4、序6．2．3掩膜式ROM有雙極型和MOS型兩種類型6．3．1掩膜式只讀存儲器ROM半導體只讀存儲器速度快容量小容量大速度較慢6．3．2可編程的只讀存儲器PROM●ROM在制作時不寫入信息，用戶使用時可寫入自己的程序。但這種寫入是一次性的，一旦寫入內(nèi)容后就不能更改，所以稱一次性可編程序只讀存儲器，又稱為現(xiàn)場可編程序只讀存儲器。6．3可編程、可擦除的只讀存儲器——EPROM1．紫外線擦除的EPROM這種EPROM是采用紫外線擦去原存內(nèi)容，再用專門寫入器改寫內(nèi)容。因此又稱UVEPROM。2．電可改寫的、可重編程的只讀存儲器這種電可改寫PROM，簡稱為EEPROM。3．EPROM芯片舉例——Intel

5、2716Intel2716是16K位，可組成容量為2K×8的紫外線擦除的EPROM。6．3．36．4．11．CPU總線的負載能力●一般情況下，CPU總線的直流負載能力可帶動一個標準的TTL門。2．CPU的時序與存儲器的存取速度之間的配合●CPU在取指令和進行讀出操作時，都是在相應的時序控制下進行的，如讀周期和寫周期，已根據(jù)時鐘頻率和機器運算速度確定好范圍。那么，在選用存儲器時，它的最大存取時間要小于CPU安排的讀寫周期。否則，要使CPU插入等待周期，才能保證讀寫數(shù)據(jù)的可靠傳送。6．4存儲器與CPU的連接存儲器與CPU連接時要考慮的問題3．●CPU的信號電平多為TTL標準電平。當選用的存儲器電平

6、不相匹配時，它不能與CPU直接相連，必須經(jīng)緩沖器進行電平轉(zhuǎn)換。4．存儲器的地址要合理分配●通常在微型機的主存中有RAM和ROM（EPROM）兩部分。5．控制信號的連接●CPU到存儲器的控制信號，一般包括讀寫控制信號、片選信號、復位信號、刷新信號（對動態(tài)RAM）等，在常規(guī)情況下存儲器可直接連接這些控制信號。存儲器的電平信號與CPU的電平匹配常用的譯碼電路6．4．2●由于在存儲器與CPU連接時，不僅僅要考慮地址、數(shù)據(jù)和控制總線的連接，還要考慮實現(xiàn)這三種信息傳送的有關電路，如地址譯碼器與鎖存器、數(shù)據(jù)緩沖、控制信號的傳遞與加工等因素，而這些因素中最重要的便是地址譯碼器。行地址和列地址的形成●該存儲系統(tǒng)

7、的容量為64K×8位的RAM，其RAM芯片的行地址和列地址形成電路如圖6-20[P192]所示。●PC/XT機中RAM子系統(tǒng)采用4164動態(tài)RAM芯片，有四組芯片，每組九片，其中八片構成64KB容量的存儲器，一片用于奇偶校驗位，四組動態(tài)RAM芯片構成XT機系統(tǒng)板上256KB容量的內(nèi)存。送到每個組中的行、列地址由兩片74LS158（二選一選擇器）組成的地址多路器提供。1．RAS和CAS的產(chǎn)生PC/X