【精品】王亞麗論文簡版

《【精品】王亞麗論文簡版》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、1.緒論1.1加法器研究背景及意義人類社會的發(fā)展已經(jīng)進(jìn)入了信息時代，各種信息技術(shù)構(gòu)成了信息時代的基礎(chǔ)。R前，與信息相關(guān)的計算機(jī)、微電子及通訊技術(shù)己經(jīng)成為推動社會進(jìn)步和國家發(fā)展的關(guān)鍵技術(shù)，而微屯子技術(shù)又是信息技術(shù)的基礎(chǔ)，因此集成電路產(chǎn)業(yè)己經(jīng)成為整個屯子信息產(chǎn)業(yè)的命脈。而集成屯路作為現(xiàn)代信息產(chǎn)業(yè)和信息社會的基礎(chǔ)，是改造和提升傳統(tǒng)產(chǎn)業(yè)的核心技術(shù)。隨著全球信息化、網(wǎng)絡(luò)化和知識經(jīng)濟(jì)浪潮的到來,集成電路產(chǎn)業(yè)的地位越來越重要，它已成為事關(guān)國民經(jīng)濟(jì)、國防建設(shè)、人民生活和信息安全的基礎(chǔ)性、戰(zhàn)略性產(chǎn)業(yè)。日前為止我國已經(jīng)成為世界電子信息產(chǎn)品的

2、主要生產(chǎn)國，對集成電路需求的增長是非常驚人的，而我們國內(nèi)在這方面的供應(yīng)能力顯示出明顯不足。發(fā)展中國的集成電路，成了中國政府產(chǎn)業(yè)政策的主導(dǎo)方向。2000年6月，國務(wù)院下發(fā)了《鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》，引導(dǎo)、鼓勵資金、技術(shù)和人才等資源投向集成電路產(chǎn)業(yè)。加法器作為齊類集成電路模塊的核心部件，具重要性不可忽略。加法運算是最重要最基本的運算，所有的其他基本算術(shù)運算，如減法、乘法、除法運算等最終都能歸結(jié)為加法運算⑴。在算術(shù)邏輯單元（ALU）完成的操作中，邏輯操作是按位進(jìn)行，各位之間彼此無關(guān)，不存在進(jìn)位問題，這使得邏

3、輯運算速度很快，且是一個常數(shù)，不需進(jìn)行過多的優(yōu)化工作。但對于算術(shù)操作來說，因為存在進(jìn)位問題，使得某一位計算結(jié)杲的得出和所有低于它的位相關(guān)。因此，為了減少進(jìn)位傳輸所耗的時間，提高計算速度，人們設(shè)計了多種類型的加法器，然而高速、低耗加法器的設(shè)計一直是研究的熱點。著微電子技術(shù)的發(fā)展，處理器、計算機(jī)的字長成倍的增加，長加法器也就應(yīng)運而生。長加法器優(yōu)化設(shè)計的主要廿標(biāo)是高速、低耗、資源（面積）開銷小，其關(guān)鍵是構(gòu)思高速、高效的進(jìn)位算法與結(jié)構(gòu)。近三十年來，不斷的涌現(xiàn)出一流的高速加法器:超前進(jìn)位加法器、跳躍進(jìn)位加法器、樹形結(jié)構(gòu)加法器、對數(shù)

4、跳躍進(jìn)位加法器、混合超前進(jìn)位/選擇進(jìn)位加法器、頂層進(jìn)位級聯(lián)超前進(jìn)位加法器等。這些高速、高效的進(jìn)位方法一般都是在超前進(jìn)位基礎(chǔ)上的改進(jìn)或者混合進(jìn)位。因此，超前進(jìn)位加法器(簡稱CLA)很自然地成為優(yōu)化設(shè)計比較的基準(zhǔn)。再加之CMOS工藝技術(shù)的進(jìn)步，使之速度可以更進(jìn)一步得到提高。今，加法器的設(shè)計面臨兩人課題，首先是如何降低功耗。隨著便攜式IC產(chǎn)品例如MP3播放器，手機(jī)和掌上電腦等的廣泛使用，耍求ICT程師對現(xiàn)有運算模塊的性能作進(jìn)一步改進(jìn)，尤其是在電路的功耗和尺寸方面。由于現(xiàn)在相應(yīng)的電池技術(shù)難以和微電了技術(shù)的發(fā)展速度匹敵，這使得IC

5、設(shè)計師遇到了許多限制因素，比如高速，大吞吐量，小尺寸，低功耗等。因此，這使得研究低功耗高性能加法單元持續(xù)升溫。另一方面就是如何提高加法器的運算速度。因為加法運算存在進(jìn)位問題,使得某一位計算結(jié)果的得出和所有低于它的位相關(guān)。因此，為了減少進(jìn)位傳輸所耗的時間，提高計算速度，人們設(shè)計了多種類型的加法器，如超前進(jìn)位加法器(Carry-LookaheadAdders,CLA)，曼徹斯特加法器(ManchesterAdder)、進(jìn)位旁路加法器(Carry?SkipAdders,CSKA)、進(jìn)位選擇加法器(Cairy?SelectAdd

6、ers,CSLA)等。它們都是利用各位Z間的狀態(tài)來預(yù)先產(chǎn)生高位的進(jìn)位信號，從而減少進(jìn)位從低位向高位傳遞的時間。1.2本論文的主要工作內(nèi)容本文在介紹其它基本加法器的基礎(chǔ)上，進(jìn)一步詳細(xì)介紹了超前進(jìn)位加法器，它避免了串行進(jìn)位加法器的進(jìn)位延遲，提高了速度，雖然加了超前進(jìn)位部分，但仍比選擇進(jìn)位加法器占用資源少，因此超前進(jìn)位加法器成為優(yōu)化設(shè)計比較的基準(zhǔn)。基于以上理論，在仿真實驗部分采用數(shù)字設(shè)計方法進(jìn)行加法器電路設(shè)計，基于T-spice仿真器，進(jìn)行了超前進(jìn)位加法器的仿真，驗證了超前進(jìn)位加法器的各種性能。再根據(jù)電路圖制作出版圖，并進(jìn)行了

7、一致性檢測。本文內(nèi)容安排：第一章：概述加法器研究背景及意義。第二章：簡單介紹了幾種常見的加法器以及它們的工作原理，通過對比得出不同加法器各自的優(yōu)缺點。其中詳細(xì)闡述了超前進(jìn)位加法器的組成結(jié)構(gòu)、結(jié)構(gòu)參數(shù)以及其工作原理。第三章：設(shè)計一個64位二進(jìn)制超前進(jìn)位加法器電路，并進(jìn)行仿真。第四章：根據(jù)第三章設(shè)計的電路圖繪制出它的版圖。最后對本文的設(shè)計做出結(jié)論。2.基本加法器2.1加法器數(shù)字電了計算機(jī)能進(jìn)行各種信息處理，其中最常用的是各種算數(shù)運算。因為算數(shù)中的加、減、乘、除四則運算，在數(shù)字電路中往往是將其轉(zhuǎn)化為加法運算來實現(xiàn)的，所以加法運

8、算是運算電路的核心。能實現(xiàn)二進(jìn)制加法運算的邏輯電路稱為加法器。2.1半加器考慮低位來的進(jìn)位，只對兩個一位二進(jìn)制數(shù)相加的運算稱為半加。實現(xiàn)半加運算的電路叫做半加器(HalfAdder)，簡稱HA。兩個一位二進(jìn)制數(shù)相加的真值表如表2.1所列，由表2.1可直接寫岀半加器的輸出邏輯函數(shù)：XYSC000001101010110