QuartusII操作-簡(jiǎn)略入門

《QuartusII操作-簡(jiǎn)略入門》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、第3章QuartusII集成開(kāi)發(fā)工具1基于QuartusII進(jìn)行EDA設(shè)計(jì)開(kāi)發(fā)的流程23.1QuartusII原理圖設(shè)計(jì)1.為本項(xiàng)工程設(shè)計(jì)建立文件夾2.輸入設(shè)計(jì)項(xiàng)目和存盤元件輸入對(duì)話框33.將設(shè)計(jì)項(xiàng)目設(shè)置成可調(diào)用的元件將所需元件全部調(diào)入原理圖編輯窗并連接好44.設(shè)計(jì)全加器頂層文件連接好的全加器原理圖f_adder.bdf55.將設(shè)計(jì)項(xiàng)目設(shè)置成工程和時(shí)序仿真f_adder.bdf工程設(shè)置窗65.將設(shè)計(jì)項(xiàng)目設(shè)置成工程和時(shí)序仿真加入本工程所有文件75.將設(shè)計(jì)項(xiàng)目設(shè)置成工程和時(shí)序仿真全加器工程f_adder的

2、仿真波形8步驟6：引腳鎖定94.4設(shè)計(jì)實(shí)例第5步：給輸入、輸出引腳分配引腳號(hào)碼，編程下載（1）對(duì)頂層圖形文件counter_7seg.bdf進(jìn)行引腳鎖定；執(zhí)行“Assignnments>AssignmentEditor”菜單命令參見(jiàn)4.6的四、引腳鎖定信號(hào)名引腳號(hào)10EPF10K10LC84引腳圖11選擇電路結(jié)構(gòu)模式5作為全加器的測(cè)試電路鍵3定義為：cin鍵2定義為：ain鍵1定義為：bin數(shù)碼管1顯示：sum數(shù)碼管2顯示：cout不妨作如下選擇：選擇電路結(jié)構(gòu)模式12輸入cin輸入ain輸入bin按此

3、鍵選擇電路模式顯示電路模式NO.5顯示sum顯示cout這里插上的是10K10目標(biāo)板操作圖示13實(shí)驗(yàn)板上若插有10K10，需選此列對(duì)于電路模式5，鍵1對(duì)應(yīng)于10K10的第5腳，可輸入bin鍵2則對(duì)應(yīng)10K10的第6腳，可輸入ain，依次類推。對(duì)于10K10器件，確定具體引腳號(hào)14加數(shù)ain:PIO1->鍵2D10對(duì)應(yīng)引腳->6被加數(shù)binB:PIO0->鍵1D9對(duì)應(yīng)引腳->5和sum:PIO8->D1對(duì)應(yīng)引腳->17低位進(jìn)位cin:PIO2->鍵3D11對(duì)應(yīng)引腳->7高位溢出位cout:PIO9

4、->D2對(duì)應(yīng)引腳->18根據(jù)電路結(jié)構(gòu)模式NO.5查上表，EPF10K10器件對(duì)應(yīng)：15輸入bin=‘0’輸入ain=‘1’輸入cin=‘0’輸出sum=‘1’cout=‘0’選擇模式5硬件測(cè)試16bin=‘1’ain=‘1’cin=‘1’sum=‘1’cout=‘1’操作圖示117bin=‘1’ain=‘1’cin=‘0’sum=‘0’cout=‘1’，有進(jìn)位操作圖示218實(shí)驗(yàn)?zāi)康模菏煜だ肣uartusⅡ的原理圖輸入方法設(shè)計(jì)簡(jiǎn)單組合電路，掌握層次化設(shè)計(jì)的方法，并通過(guò)一個(gè)8位全加器的設(shè)計(jì)把握利用EDA

5、軟件進(jìn)行電子線路設(shè)計(jì)的詳細(xì)流程。(2)原理說(shuō)明：一個(gè)8位全加器可以由8個(gè)1位全加器構(gòu)成，加法器間的進(jìn)位可以串行方式實(shí)現(xiàn)。即將低位加法器的進(jìn)位輸出cout與其相鄰的高位加法器的最低進(jìn)位輸入信號(hào)cin相接。而一個(gè)1位全加器可以按照本章第一節(jié)介紹的方法來(lái)完成。實(shí)驗(yàn)實(shí)驗(yàn)1原理圖輸入設(shè)計(jì)8位全加器19實(shí)驗(yàn)1原理圖輸入設(shè)計(jì)8位全加器(3)實(shí)驗(yàn)內(nèi)容：1：完全按照本章第1節(jié)介紹的方法與流程，完成半加器和全加器的設(shè)計(jì)，包括原理圖輸入、編譯、綜合、適配、仿真。2：建立一個(gè)更高的原理圖設(shè)計(jì)層次，利用以上獲得的1位全加器構(gòu)成

6、8位全加器，并完成編譯、綜合、適配、仿真和硬件測(cè)試。(4)實(shí)驗(yàn)報(bào)告：敘述8位加法器的設(shè)計(jì)流程；給出各層次的原理圖及其對(duì)應(yīng)的仿真波形圖(仿真波形圖請(qǐng)給出適當(dāng)?shù)臉?biāo)示說(shuō)明)。20引腳鎖定（實(shí)驗(yàn)1）模式：NO.1加數(shù)a[7..0]:鍵4，鍵3:PIO15~PIO8(25,24,23,22,21,19,18,17)——顯示于數(shù)碼管4，3被加數(shù)b[7..0]：鍵2，鍵1:PIO7~PIO0(16,11,10,9,8,7,6,5)——顯示于數(shù)碼管2，1低進(jìn)位cin：鍵8D16:PIO49(81)和sum[7..0

7、]:顯示:PIO23~PIO16(38,37,36,35,30,29,28,27)——顯示于數(shù)碼管6，5進(jìn)位cout:PIO39（65）：顯示于D8:21