資源描述：
《PCB串?dāng)_分析及抑制方法》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。
1、PCB串?dāng)_分析及抑制方法XXX摘要：技術(shù)進(jìn)步帶來(lái)設(shè)計(jì)的挑戰(zhàn)，在高速、高密度PCB設(shè)計(jì)屮，串?dāng)_問(wèn)題FI益突出。本文就串?dāng)_原理和對(duì)信號(hào)完整性彩響進(jìn)行分析，在此基礎(chǔ)上提出了PCB設(shè)計(jì)中抑制串?dāng)_的多種方法，并針對(duì)利用微分電路減小PCB串?dāng)_的方法進(jìn)行深入分析，同吋給出了該方法中微分電路R、C取值的近似計(jì)算公式，此方法代價(jià)低，易于實(shí)現(xiàn)。關(guān)鍵詞：PCB串?dāng)_；抑制方法；微分電路TheanalysisofPCBcrosstalkanditscinhibitionmethodsXXXAbstract：Technologicaladvancesbringdesignchallenges.
2、Inhighspeed,highdensityPCBdesigning,crosstalkproblemincreasinglyprominents.Thispaperanalysistheprincipleofcrosstalkandimpactonsignalintegrity,basedonthis,raisesavarietyofwaystosuppresscrosstalkinthePCBdesign,analysisthemethodofusingdifferentialcircuitreducePCBcrosstalkin-depth,andprese
3、ntsthemethodofdifferentialcircuitR,Cvaluesapproximatecalculationformula,thecostofthismethodislow,andit'seasytoimplement.Keywords：PCBcrosstalk;Inhibitionmethod;Differentialcircuit1引言隨著電子產(chǎn)品功能的口益復(fù)雜和性能的不斷提高，印刷電路板的密度和其相關(guān)器件的頻率都不斷攀升，保持并提高系統(tǒng)的速度與性能成為設(shè)計(jì)者面前的i個(gè)重要課題。信號(hào)頻率變高，邊沿變陡，印刷電路板的尺寸變小，布線密度加大等都使
4、得串?dāng)_在現(xiàn)今PCB設(shè)計(jì)中的影響顯著增加。串?dāng)_問(wèn)題是客觀存在的，但超過(guò)一定的界限可能引起電路的誤觸發(fā)，導(dǎo)致系統(tǒng)無(wú)法正常工作。設(shè)計(jì)者必須了解串?dāng)_產(chǎn)生的機(jī)理，并且在設(shè)計(jì)中應(yīng)用恰當(dāng)?shù)姆椒?，使串?dāng)_產(chǎn)生的負(fù)血影響得到抑制。2串?dāng)_的產(chǎn)生機(jī)理串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播吋，相鄰信號(hào)之間山于電磁場(chǎng)的相互耦合而產(chǎn)牛.的不期望的噪聲電壓信號(hào)，即能量由一條線耦合到另一條線上的現(xiàn)彖。傳輸線間信號(hào)耦合所形成的串?dāng)_模型如圖1所示，把噪聲源所在的傳輸線稱為干擾線,把有噪聲產(chǎn)生的傳輸線稱為受擾線。b點(diǎn)無(wú)激勵(lì)時(shí)，a點(diǎn)輸入信號(hào)乂⑴在b點(diǎn)的耦合輸出Va(t)AA■干擾線Vc(t)aVb(l)Vd(t)b?
5、受擾線、r-iLUw近炳±ULi<圖1串?dāng)_模型Vb⑴、d點(diǎn)的耦合輸出V"⑴就是干擾線對(duì)受擾線的串?dāng)_，前者稱為近端串?dāng)_，后者成為遠(yuǎn)端串?dāng)_。串?dāng)_產(chǎn)生的物理原因是干擾線和受擾線Z間的耦合電容與耦合電感。當(dāng)傳輸線工作在較高頻率下時(shí)，信號(hào)的上升時(shí)間和下降時(shí)間較短，由此引發(fā)的瞬時(shí)電壓轉(zhuǎn)換會(huì)引起嚴(yán)重的串?dāng)_，而且兩條傳輸線在布線空間上越接近，互感與互容就越人，這樣在兩條傳輸線間就會(huì)產(chǎn)生更嚴(yán)重的串?dāng)_。由文獻(xiàn)［1］門(mén)J知，感性串?dāng)_的大小止比于干擾線上驅(qū)動(dòng)電流變化的速率，互感—產(chǎn)生的噪聲計(jì)算公式為:V.=Ld，drivernoise.Lmm力互容Cm產(chǎn)生的噪聲計(jì)算公式為:7=廠dV/
6、rivernoise,C?,_m~初~通常，容性串?dāng)_和感性申擾是同吋發(fā)牛?的。山文獻(xiàn)［2］,我們可以分別得到近端和遠(yuǎn)端總串?dāng)_的計(jì)算公式，它們是分別由容性耦合和感性耦合普加而成的。近端串?dāng)_總噪聲為:7NE-VNE,Cm+VnEU遠(yuǎn)端串?dāng)_總噪聲為:^FE=Vfe,Cw+叫￡厶化⑴dt5化⑴Z。dt化⑴dt其中，Zo,c,1,Cm，Lm,L,V（）分別為傳輸線的特征阻抗、單位長(zhǎng)度電容、單位長(zhǎng)度電感，兩傳輸線Z間耦合電容、耦合電感，兩平行傳輸線長(zhǎng)度和a端峰值電壓。由以上兩式，我們可以看出遠(yuǎn)端串?dāng)_總噪聲由于容性和感性耦合的極性關(guān)系而相互消減，這說(shuō)明遠(yuǎn)端串?dāng)_是可以消除的。3串?dāng)_
7、的危害在線間串?dāng)_耦合比較嚴(yán)重的總線系統(tǒng)中，傳輸線的有效特征阻抗和傳輸延遲將隨著開(kāi)關(guān)方式的改變陽(yáng)改變。電場(chǎng)和磁場(chǎng)Z間的相互影響取決丁數(shù)據(jù)狀態(tài)的變化，數(shù)據(jù)狀態(tài)的不同也會(huì)造成傳輸線等效的電感和電容等參數(shù)發(fā)生變化，町能增大也可能減小。由于傳輸線參數(shù)隨數(shù)據(jù)傳輸模式的變化而改變，而且這些參數(shù)對(duì)于精確的時(shí)序設(shè)計(jì)和信號(hào)完整性分析來(lái)說(shuō)非常的重要。在高速、高密度PCB設(shè)計(jì)中一般提供一個(gè)完整的接地平而，從而使每條信號(hào)線基木上只和它最近的信號(hào)線相互影響，來(lái)自其它較遠(yuǎn)信號(hào)線的交義耦合是可以忽略的。盡管如此，在模擬系統(tǒng)中，大功率信號(hào)穿過(guò)低電平輸入信號(hào)或當(dāng)信號(hào)電壓佼高的元件（如TTL）與信號(hào)
