DSP原理及應(yīng)用復(fù)習(xí) 總結(jié)

《DSP原理及應(yīng)用復(fù)習(xí) 總結(jié)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、DSP芯片的主要結(jié)構(gòu)特點(diǎn)：哈佛結(jié)構(gòu)、專用的硬件乘法器、流水線操作、特殊的DSP指令、快速的指令周期。中央處理器的體系架構(gòu)分為：馮·諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)馮·諾依曼結(jié)構(gòu)，是一種將程序指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器合并在一起的存儲(chǔ)器結(jié)構(gòu)。由于取指令和存取數(shù)據(jù)要從同一個(gè)存儲(chǔ)空間存取，經(jīng)由同一總線傳輸，因而它們無法重疊執(zhí)行，只有一個(gè)完成后再進(jìn)行下一個(gè)。哈佛結(jié)構(gòu)是一種將程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開的存儲(chǔ)器結(jié)構(gòu)?？梢詼p輕程序運(yùn)行時(shí)的訪存瓶頸?；A(chǔ)特性分類：靜態(tài)DSP芯片、一致性的DSP芯片。數(shù)據(jù)格式分類：定點(diǎn)DSP芯片、浮點(diǎn)DSP

2、芯片。用途分類：通用型DSP芯片、專用型DSP芯片。處理數(shù)據(jù)位數(shù)分類：16/32位TMS320F2812芯片封裝方式兩類：179引腳的GHH球形網(wǎng)格陣列BGA封裝、176引腳的LQFP封裝。DSP內(nèi)部總線分為：地址總線和數(shù)據(jù)總線。注意：DSP外部總線：即DSP芯片與外擴(kuò)存儲(chǔ)器的總線接口，包括19根地址線和16根數(shù)據(jù)線。時(shí)序寄存器XTIMINGx主要用于設(shè)置讀寫時(shí)序參數(shù)；配置寄存器XINTCNF2主要完成選擇是種，設(shè)置輸入引腳狀態(tài)及寫緩沖器深度；控制寄存器XBANK用于設(shè)置可增加周期的特定區(qū)，以及設(shè)置增加的周

3、期數(shù)。命令文件CMD是DSP運(yùn)行程序必不可少的文件，用于指定DSP存儲(chǔ)器分配。由兩個(gè)偽指令構(gòu)成，即MEMORY(定義目標(biāo)存儲(chǔ)器的配置)和SECTIONS(規(guī)定程序中各個(gè)段及其在存儲(chǔ)器中的位置)。28X系列DSP時(shí)鐘和系統(tǒng)控制電路包括：振蕩器、鎖相環(huán)、看門狗和工作模式選擇等鎖相環(huán)和振蕩器的作用是為DSP芯片中的CPU及相關(guān)外設(shè)提供可編程的時(shí)鐘芯片內(nèi)部的外設(shè)分為告訴我社和低速外設(shè)，可以設(shè)置不同的工作頻率看門狗模塊用于監(jiān)控程序的運(yùn)行狀態(tài)，它是提高系統(tǒng)可靠性的重要環(huán)節(jié)。28xDSP片上晶振電路模塊允許采用內(nèi)部振蕩器

4、或外部時(shí)鐘源為CPU內(nèi)核提供時(shí)鐘DSP處理器內(nèi)核有16根中斷線，包括和NMI兩個(gè)不可屏蔽中斷和INT1至INT14等14個(gè)可屏蔽中斷（均為低電平有效）。PIE中斷系統(tǒng)共分12組，每組有8個(gè)中斷復(fù)用1個(gè)CPU中斷。采用三級(jí)中斷機(jī)制：外設(shè)級(jí)、PIE級(jí)、CPU級(jí)PIE中斷工作原理：當(dāng)某外設(shè)產(chǎn)生中斷，IF被置1，IE也被置1，發(fā)送到PIE控制器，中斷標(biāo)志PIEIFRx.v被置1，中斷請(qǐng)求發(fā)送到CPU，CPU級(jí)IFR中對(duì)應(yīng)INTx被置1，IER和INTM被使能，CPU響應(yīng)中斷請(qǐng)求。CPU定時(shí)器用戶只能用T0，通用定時(shí)

5、器是EV中的都可以用;CPU定時(shí)器只有周期中斷，而EV中的通用定時(shí)器可以有上溢中斷、下溢中斷、周期中斷、比較中斷四種。功能控制寄存器：GPxMUX、GPxDIT、GPxQUAL。數(shù)據(jù)寄存器：GPxSET寄存器設(shè)置每個(gè)引腳為高電平；GPxCLEAR清除每個(gè)引腳信號(hào)；GPxTOGGLE反轉(zhuǎn)觸發(fā)每個(gè)引腳信號(hào)；GPxDAT讀寫每個(gè)引腳信號(hào)事件管理器包括：通用定時(shí)器、圈比較PWM單元、捕獲單元以及正交編碼脈沖電路QEP全比較PWM單元產(chǎn)生脈寬調(diào)制信號(hào)可以控制直流電機(jī)或步進(jìn)電機(jī)的轉(zhuǎn)速；捕獲單元對(duì)光電編碼器的輸出信號(hào)進(jìn)行

6、測(cè)量可以計(jì)算電機(jī)的轉(zhuǎn)速；正交編碼脈沖電路根據(jù)增量編碼器信號(hào)計(jì)算電機(jī)的旋轉(zhuǎn)方向等信息。通用定時(shí)器的寄存器：控制寄存器（決定通用定時(shí)器的操作模式，例如選擇計(jì)數(shù)模式、時(shí)鐘、預(yù)分頻系數(shù)、比較寄存器的重裝載條件）、全局控制寄存器(規(guī)定了通用定時(shí)器針對(duì)不同時(shí)間采取的動(dòng)作、讀取計(jì)數(shù)方向、定義ADC的啟動(dòng)信號(hào))、比較寄存器(與通用定時(shí)器的計(jì)數(shù)值不斷比較，匹配時(shí)，相應(yīng)引腳跳變，請(qǐng)求中斷)和周期寄存器(決定定時(shí)器的計(jì)數(shù)周期)是雙緩沖的通用定時(shí)器的中斷：上溢中斷、下溢中斷、比較匹配、周期匹配每個(gè)通用定時(shí)器都支持4種計(jì)數(shù)模式：停止

7、/保持模式、連續(xù)遞增計(jì)數(shù)模式、定向遞增/遞減計(jì)數(shù)模式和連續(xù)遞增/遞減計(jì)數(shù)模式。EV模塊各有3個(gè)全比較器，每個(gè)比較器對(duì)應(yīng)兩路PWM輸出每個(gè)比較單元包括3個(gè)比較寄存器CMPRX，各帶一個(gè)映像寄存器；1個(gè)比較控制寄存器；1個(gè)動(dòng)作控制寄存器；6路帶三態(tài)輸出的PWM引腳以及控制和中斷邏輯。較單元的輸入包括來自控制寄存器的控制信號(hào)，通用定時(shí)器1的時(shí)鐘信號(hào)及下溢信號(hào)、周期匹配信號(hào)和復(fù)位信號(hào)。比較單元輸出信號(hào)是一個(gè)比較匹配信號(hào)，如果比較操作被使能的話，比價(jià)匹配信號(hào)將中斷標(biāo)志置位，并在對(duì)應(yīng)的PWM引腳上產(chǎn)生跳變。比較單元的工

8、作過程：通用定時(shí)器1的計(jì)數(shù)值不斷地與比較寄存器的值進(jìn)行比較，當(dāng)發(fā)生匹配時(shí)，該比較單元的兩個(gè)輸出引腳發(fā)生跳變；ACTRA寄存器定義在發(fā)生比較匹配時(shí)每個(gè)輸出引腳為高有效電平或低有效電平。PWM單元對(duì)稱/不對(duì)稱波形發(fā)生器、可編程死區(qū)單元DBU、PWM輸出邏輯和空間向量SVPWM狀態(tài)機(jī)組成。ADC模塊的特點(diǎn)：12位模數(shù)轉(zhuǎn)換內(nèi)核，內(nèi)置雙采樣/保持器；順序采樣模式或并行采樣模式；模擬輸入電壓范圍0-3v；快速的轉(zhuǎn)換時(shí)間，最高