資源描述：
《IP核及其集成技術(shù)的研究》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。
1、隨著超大規(guī)模集成電度越來(lái)越高，系統(tǒng)芯片（J其中的一項(xiàng)關(guān)鍵技術(shù)就是基技簪用本文采用自上而下的論文的主要：［作包括以下1?論文設(shè)計(jì)了一個(gè)StudechnWiththedevdCircuitmaprocess,thecircump1exitybecomesmoresericqueisIPdesignandreuse.Basedontop—doCdesignandintegrationtechrfthreeparts：1.Thethesisdes—IIs■1nterfacebusand■1tsPr0t0c0本
2、人聲明所是交的學(xué)位論〕知，除了文中特別加以標(biāo)志和也不包含為獲得僉膽??￡些的同志對(duì)本研究所做的任何貢本論文是在導(dǎo)師劉聲老師和高老師不僅學(xué)識(shí)淵1師和高老師對(duì)科學(xué)的認(rèn)真彳我終身受益。衷心感謝導(dǎo)0感謝胡永華老師對(duì)羽感謝周干民、曹華鋒感謝合肥工大微電子的熱情支持。感謝微電子設(shè)計(jì)研究'感謝所養(yǎng)舷、母軸i?i微電子技術(shù)發(fā)展概i1958年，采用硅-年，強(qiáng)軍史脅四個(gè)晶體,上可集成的品體管數(shù)目高］化，它經(jīng)歷了小規(guī)模（S:階段和特大規(guī)模ULSI用來(lái)評(píng)價(jià)集成電路技術(shù)的;路技術(shù)的發(fā)展情況和展望CEDA(E1ectronicD
3、融合了應(yīng)用電子技術(shù)、計(jì)(computerAidedIIc設(shè)計(jì)，電子一…，想要完成上広超犬產(chǎn)制造技術(shù)的不斷進(jìn)步又?1?2.1EDA技術(shù)的發(fā)展如圖1?「1質(zhì)示，nE門電路的網(wǎng)表，其對(duì)應(yīng)的傘個(gè)系統(tǒng)進(jìn)行方案'發(fā)計(jì)和〕(ASIC，Appliest#00器生成最終的I方法。其特點(diǎn)包括以下幾/〉采用硬件拙述語(yǔ)占硬件描述語(yǔ)言（HD件電予期稲鳳占,電路結(jié)構(gòu)和連接形式，適7級(jí)和邏輯門級(jí)多個(gè)設(shè)計(jì)層2組織了ip展與Ic設(shè)計(jì)效率之間的］最迫切的發(fā)展方向，也是扌以超深亞微米（VDSM,酥帕義）星慕鑿血墨留q塹堰一專題國(guó)際研討會(huì)。
4、到19三分之一是討論IP的文:(Si1iconStrateg召開(kāi)，并以Ip產(chǎn)業(yè)的現(xiàn):公司的主要負(fù)責(zé)人作了大,學(xué)術(shù)年會(huì)歷來(lái)是集成電路令個(gè)角度展示了IP產(chǎn)業(yè)迅爼在國(guó)外，IP專營(yíng)公CnaVdA‘Dp物ml8薊9e1a,從s年全球共有諸如IBM、擬電路在一起的混合信號(hào)試，必須進(jìn)行可測(cè)性設(shè)計(jì)。1.速度高、時(shí)序關(guān)系嚴(yán)塔高達(dá)數(shù)百兆的系統(tǒng)時(shí)給設(shè)計(jì)帶來(lái)了多問(wèn)題.如I信號(hào)串?dāng)_等高頻效應(yīng)。1.深亞微米的影響系統(tǒng)級(jí)芯片多米用探遲相比變得不可勿視，并丿增加了電路中時(shí)序匹配的目間和層閭的信號(hào)耦合作用:號(hào)串?dāng)_現(xiàn)象，給設(shè)計(jì)驗(yàn)證幸從電
5、路設(shè)計(jì)轉(zhuǎn)向系統(tǒng)設(shè)計(jì),向系統(tǒng)級(jí)模擬，軟硬件聯(lián)-2?低功耗設(shè)計(jì)系統(tǒng)級(jí)芯片因?yàn)榘偃f(wàn)瓦乃至上百瓦的功耗。巨:此降低功耗的設(shè)計(jì)是系統(tǒng)纟芯片功耗。(1)采用空閑(I統(tǒng)處于等待狀態(tài)或處于低E取高性能低功耗的有效方溢(2)在電路組態(tài)卑電路結(jié)構(gòu)每個(gè)門輸入端具:設(shè)計(jì)需要從系統(tǒng)出發(fā)，進(jìn)行同設(shè)計(jì)方法，在系統(tǒng)級(jí)上上行設(shè)計(jì)的權(quán)衡。5?深I(lǐng)I微米SoC的物衛(wèi)由于深亞微米時(shí)互連;因此傳統(tǒng)的自上而下的設(shè)*這時(shí)才發(fā)現(xiàn)時(shí)序錯(cuò)誤，必勿布線到重新綜合的重復(fù)設(shè)于寸的減少，互連線影響越耳已經(jīng)無(wú)變得無(wú)法滿足設(shè)計(jì)箜用物理綜合方法，使設(shè)計(jì)人層次上的布局
6、布線問(wèn)題。夠級(jí)評(píng)估模型，電學(xué)特性的不匹配，版圖的不匹配，工具使用的不匹配，多垂測(cè)試I辦議的使用，多重模塊接口協(xié)議的使用等就成為了soC設(shè)計(jì)與IP設(shè)計(jì)Z間的鴻溝與障礙?！疤摂M插座接口聯(lián)盟”(VSIA,VirtualSocketlnterfaceA就蹇另了決這樣的孑圧應(yīng)運(yùn)而生，它的岀現(xiàn)大大地推進(jìn)了整個(gè)產(chǎn)業(yè)的發(fā)展。需求說(shuō)明＜功能性能成本功耗〉坑體系結(jié)構(gòu)設(shè)計(jì)軟/碩件劃分軟件設(shè)計(jì)I硬件設(shè)計(jì)系坑集成圖1—3基于IP的SoC的設(shè)計(jì)流程1.3.4國(guó)際標(biāo)準(zhǔn)化組織VSIA與IP核的標(biāo)準(zhǔn)化1996年9月成立的“虛擬插座接口
7、聯(lián)盟汀(VSIA,VirtualSocketIntereAlliance)是在SoC產(chǎn)業(yè)中從事IP核設(shè)計(jì)規(guī)范化和接口標(biāo)準(zhǔn)化的國(guó)際權(quán)威組織。其唯一目標(biāo)就是，通過(guò)制訂能夠推動(dòng)混合和適配(Mix&Match)不同廠商提供的IP的公開(kāi)標(biāo)準(zhǔn)來(lái)極大地加速SoC的開(kāi)發(fā)。在VSIA提出的基于IP重用的SoC設(shè)計(jì)方法學(xué)(圖1?4)中更加明確了這種作用。SoC的設(shè)計(jì)明確地分為IP的開(kāi)發(fā)和IP的集成兩個(gè)環(huán)節(jié)。IP的開(kāi)發(fā)者通常要按照T0p.Down歷經(jīng)圖左邊整個(gè)設(shè)計(jì)和驗(yàn)證流程。IP的集成者則要遍歷圖右邊的?整個(gè)設(shè)計(jì)和驗(yàn)證流程
8、。正如前面提岀的SoC設(shè)計(jì)流程所表示的那樣，系統(tǒng)集成是一個(gè)從抽象描述到物理實(shí)現(xiàn)的過(guò)lit撇辭I刪胡琥魏龍俅遜I會(huì)疵鮭麹贓嫌齟施翦斕樂(lè)軸鹼^毅喲T確保模塊集成商提供)的數(shù)據(jù)、文檔等文件資料的標(biāo)準(zhǔn)化即VSIA標(biāo)準(zhǔn)所涉及的領(lǐng)域。1F片發(fā)商昭VSIA丄IP簾成祈驗(yàn)證涼程i&uasRTL?褻役4RTL藪DOWN證0>技燼旳時(shí)斤接口時(shí)好電凍抿口圖I—4基于Ip重H『的soC毆計(jì)方法學(xué)KTL駁栓4i由前面的介紹可以看出VSIA與一般的IP開(kāi)發(fā)商和SoC集成商不同的地方
