資源描述：
《計(jì)算機(jī)硬件技術(shù)基礎(chǔ) (8086、外設(shè)).ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、§1.1概述§1.2Intel8086/8088的結(jié)構(gòu)§1.3外部設(shè)備第一章 微機(jī)發(fā)展、組成與工作原理1§1.2Intel8086/8088的結(jié)構(gòu)Intel8086/8088（簡(jiǎn)稱8086/8088）是一種16位的微處理器，8086/8088的功能結(jié)構(gòu)具有代表性，以此為例說(shuō)明。注：（1）8086與8088的主要區(qū)別：8086的外部數(shù)據(jù)總線16位，8088的外部數(shù)據(jù)總線8位。（2）寄存器由觸發(fā)器組成，多個(gè)觸發(fā)器組成多位寄存器，用以暫存數(shù)據(jù)。2§1.2Intel8086/8088的結(jié)構(gòu)1.2.18086/8088的編程結(jié)構(gòu)1.2.28086/8088的寄存器結(jié)構(gòu)1.2.38
2、086/8088存儲(chǔ)器結(jié)構(gòu)3編程結(jié)構(gòu)：從程序員和使用者的角度來(lái)看的結(jié)構(gòu)。這種結(jié)構(gòu)與CPU內(nèi)部的物理結(jié)構(gòu)和實(shí)際布局有區(qū)別。8086/8088編程結(jié)構(gòu)如下頁(yè)圖所示，分兩部分：1、執(zhí)行單元EU（ExecutionUnit）2、總線接口單元BIU（BusInterfaceUnit）1.2.18086/8088的編程結(jié)構(gòu)4通用寄存器AXAHAL累加器BXBHBL基址寄存器CXCHCL計(jì)數(shù)寄存器DXDHDL數(shù)據(jù)寄存器SP堆棧指針BP基址指針DI目的變址SI源變址指針寄存器變址寄存器運(yùn)算數(shù)暫存器標(biāo)志寄存器ALUALUDB（16位）ALUDB（16位）EU控制電路執(zhí)行單元（EU）PSW5
3、總線控制電路AB20位地址加法器段寄存器指令指針內(nèi)部暫存器CSDSSSESIPDB8088，8位8086，16位8位指令隊(duì)列123456ALUDB808880868086/8088外部總線總線接口單元（BIU）68086/8088的編程結(jié)構(gòu)1234內(nèi)部暫存器IPESSSDSCS輸入/輸出控制電路外部總線執(zhí)行部分控制電路∑ALU標(biāo)志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器地址加法器指令隊(duì)列(6/4字節(jié))執(zhí)行單元(EU)總線接口單元(BIU)16位20位16/8位8位71、執(zhí)行單元EUEU是執(zhí)行指令并對(duì)各個(gè)硬件部分進(jìn)行控制的部件。它的主要功能就是執(zhí)行全
4、部的指令。具體說(shuō)，EU負(fù)責(zé)分析和執(zhí)行指令，即：①EU控制電路從指令隊(duì)列取出指令代碼，經(jīng)譯碼，發(fā)出相應(yīng)的控制信號(hào)；②使數(shù)據(jù)在運(yùn)算器ALU中進(jìn)行運(yùn)算；③使運(yùn)算結(jié)果的特征保留在標(biāo)志寄存器(FLAGS)中。1.2.18086/8088的編程結(jié)構(gòu)8EU組成：4個(gè)通用寄存器：AX、BX、CX、DX4個(gè)專用寄存器：BP、SP、SI、DI標(biāo)志寄存器（PSW）：9個(gè)標(biāo)志位，其中6個(gè)條件標(biāo)志位用于存放結(jié)果狀態(tài)算術(shù)邏輯單元(ALU)：16位加法器，用于對(duì)寄存器和指令操作數(shù)進(jìn)行算術(shù)或邏輯運(yùn)算EU控制系統(tǒng)：接受從總線接口單元的指令隊(duì)列中取來(lái)的指令代碼，對(duì)其譯碼和向EU內(nèi)各有關(guān)部分發(fā)出時(shí)序命令信號(hào)，
5、協(xié)調(diào)執(zhí)行指令規(guī)定的操作。1.2.18086/8088的編程結(jié)構(gòu)92、總線接口單元BIUBIU是聯(lián)系8086/8088CPU內(nèi)部與外部（存儲(chǔ)器和I/O接口）的重要通道，負(fù)責(zé)處理它們之間的信息傳遞。具體說(shuō)，BIU負(fù)責(zé)執(zhí)行所有的“外部總線”操作；①當(dāng)指令隊(duì)列空或不滿時(shí)，BIU就通過總線控制邏輯從內(nèi)存取指令往隊(duì)列送；②當(dāng)EU需要數(shù)據(jù)時(shí)，BIU根據(jù)EU輸出的地址從指定的內(nèi)存單元或外設(shè)中取出數(shù)據(jù)供EU用；③當(dāng)運(yùn)算結(jié)束時(shí)，BIU將結(jié)果輸出至外部；④當(dāng)EU執(zhí)行轉(zhuǎn)移類指令時(shí)，將立即清除隊(duì)列，BIU又重新從內(nèi)存中取轉(zhuǎn)移目標(biāo)處的指令送至隊(duì)列。1.2.18086/8088的編程結(jié)構(gòu)10BIU組成
6、4個(gè)段地址寄存器（CS、DS、ES、SS），16位指令指針寄存器IP，20位的地址加法器(16d?段地址+偏移地址＝物理地址),6字節(jié)（8086）或4字節(jié)（8088）的指令隊(duì)列,總線控制電路:處理器與外界總線聯(lián)系的轉(zhuǎn)接電路。包括三組總線：20位地址總線，16/8位雙向數(shù)據(jù)總線，一組控制總線。1.2.18086/8088的編程結(jié)構(gòu)11BIU與EU的流水線結(jié)構(gòu)：由于指令隊(duì)列的存在，使EU和BIU兩個(gè)相對(duì)獨(dú)立的部件可并行工作，即取指令和執(zhí)行指令可并行操作，這就形成了兩級(jí)指令流水線結(jié)構(gòu)。因此，不再是傳統(tǒng)的模式：即CPU必須在執(zhí)行完前一條指令后，才去取下一條指令。優(yōu)點(diǎn)：減少了CPU
7、取指令等待時(shí)間，提高了CPU的利用率，加快了整機(jī)的運(yùn)行速度，也降低了對(duì)內(nèi)存存取速度的要求。BIU與EU的流水線工作示意圖：(見下頁(yè))1.2.18086/8088的編程結(jié)構(gòu)12BIUEUBIUEUBIU和EU的執(zhí)行流水線兩級(jí)流水取指令譯碼執(zhí)行保存取指令譯碼執(zhí)行保存取指令譯碼執(zhí)行保存取指令譯碼執(zhí)行保存四級(jí)流水1.2.18086/8088的編程結(jié)構(gòu)13對(duì)于8080與8085及較早的8位微處理器:程序執(zhí)行由取指令和執(zhí)行指令的循環(huán)來(lái)完成的，每條指令執(zhí)行完后CPU必須等待到下條指令取出來(lái)后才能執(zhí)行。1.2.18086/8088的編程結(jié)構(gòu)1
