數(shù)字電路與邏輯設計試卷.doc

《數(shù)字電路與邏輯設計試卷.doc》由會員上傳分享，免費在線閱讀，更多相關內容在教育資源-天天文庫。

1、一．選擇題（在每小題的備選答案中選出一個正確的答案，并將正確答案的號碼填在題干的括號內。1．在邏輯關系中，決定事物結果的諸條件中，只要有任何一個滿足，結果就會發(fā)生的邏輯關系是（）A．與關系B．或關系C．非關系D．與或非關系2．如圖所示電路，輸出Y為（）A．0B．1C．D．高阻態(tài)3．已知，，則Y1和Y2滿足邏輯關系（）。A．B．C．D．4．某二位時序電路的狀態(tài)轉換圖如下所示，從該圖中可以判斷這是一個（）計數(shù)器。A．二進制加法B．二進制減法C．二位環(huán)型D．三進制5．圖中所示電路的邏輯功能是（）A．CMOS反相器B．傳輸門C．多諧振蕩器D．單穩(wěn)態(tài)觸發(fā)器6．下列四個存儲器中，

2、存儲容量最大的是（）A．1024×2B．1024×4C．2048×2D．4096×27．在邏輯關系中，決定事物結果的諸條件均滿足，結果才會發(fā)生的邏輯關系是（）A．與關系B．或關系C．非關系D．與或非關系8．已知,,則Y1和Y2滿足邏輯關系（）A．B．C．D．9．如圖所示TTL電路實現(xiàn)的邏輯關系是（）A．Y=0B．Y=AC．D．1．在數(shù)字系統(tǒng)中，將兩個n位二進制數(shù)A、B進行比較，以判別其大小的邏輯電路稱為（）A．加法器B．譯碼器C．數(shù)據比較器D．數(shù)據選擇器2．將D觸發(fā)器接成如圖所示電路，則Qn+1=（）A．QnB．C．0D．13．1024×4位的RAM有（）位數(shù)據線。A

3、．1024B．10C．8D．4二．填空題1．八進制數(shù)52，其對應的二進制數(shù)為。2．在數(shù)字電路中，可以起信號傳輸開關作用的電路是。3．三態(tài)門有三種輸出狀態(tài)，分別是：0、1和。4．在數(shù)字系統(tǒng)中,有多個信號同時出現(xiàn),對其中高優(yōu)先級的信號進行編碼,完成這一功能的電路稱為。5．具有記憶作用的基本邏輯單元稱為。6.JK觸發(fā)器具有置0、置1、保持和的功能。7.在數(shù)字系統(tǒng)中，常用作計數(shù)、分頻和定時的時序邏輯電路是。8.將數(shù)字信號轉換成模擬信號的過程稱為，完成轉換的電路簡稱為：。9.施密特觸發(fā)器的主要應用有：波形變換、波形整形和。10．ROM的電路結構包含：地址譯碼器、和。11．十六進

4、制數(shù)B4，其對應的二進制數(shù)為。12．邏輯函數(shù)的最簡式是Y=。13．在門電路中，通常把UOH稱為。14．集電極開路門（OC門）的典型應用有：、電平轉換和實現(xiàn)總線傳輸。15．D觸發(fā)器具有置0和的功能。16．在數(shù)字電路中，任何時刻的輸出狀態(tài)僅決定于該時刻輸入信號的狀態(tài)，而與信號作用前電路的狀態(tài)無關。這種電路稱為。17．時序邏輯電路中，按功能分類可分為：計數(shù)器和。18．寄存器按功能劃分，可分為：數(shù)碼寄存器和。二．計算與化簡1.進行下列數(shù)制轉換（82）10=（）2（11010110）2=()162.將函數(shù)化簡為最簡與或式3.將函數(shù)化簡為最簡與或式4.用卡諾圖法將函數(shù)化簡為最簡與

5、或式5.將函數(shù)化簡為最簡與或式6.將函數(shù)化簡為最簡與或式2.用卡諾圖法將函數(shù)化簡為最簡與或式8.進行下列數(shù)制轉換（74）10=（）2（1001101100）2=()16二．分析題1．寫出如圖TTL電路的輸出邏輯表達式。2．分析如下圖所示TTL電路，寫出其輸出的邏輯表達式。給出輸入A、B、C波形如下，畫輸出波形。3．如圖所示電路是邊沿JK觸發(fā)器，要求：（1）寫出觸發(fā)器的次態(tài)邏輯表達式；（2）給出CP的波形如下，畫出觸發(fā)器的狀態(tài)波形。設觸發(fā)器初始狀態(tài)為0。4．四選一數(shù)據選擇器功能表及電路連接圖如下所示，寫輸出函數(shù)F的邏輯表達式，并將函數(shù)F化簡成最簡表達式。5.同步十六進制

6、計數(shù)器74LS161構成電路如下圖所示。要求：畫出電路的狀態(tài)轉換圖，說明該電路的邏輯功能。二．分析題如圖所示ROM，（1）ROM的存儲容量是：（2）ROM的地址線為：位；位線為：位（3）分析如圖邏輯電路，寫出其邏輯表達式，并化簡為最簡與或式。三．計算題1．八位ADC輸入滿量程為5V，當輸入為3.5V電壓時，計算其輸出的數(shù)字量D2．如圖所示電路為集成555定時器構成的施密特觸發(fā)器。請計算（1）該電路的正向閾值電壓和負向閾值電壓；（2）給出輸入波形如下（信號幅度為15V），畫出輸出VO的波形。設：VCC=15V。二．設計題（每小題8分，共16分）1．設計一個滿足所列真值表

7、的邏輯電路。要求：（1）寫出輸出Y的邏輯表達式；（2）寫出Y的最簡邏輯表達式，并用最少的門電路畫出邏輯電路圖。ABCY000000110100011110001011110111112.圖為3線-8線譯碼器74LS138。請用該器件設計題中給出的邏輯函數(shù)。要求寫出設計過程；畫電路連接圖（可直接在給出的邏輯器件上畫）