CMOS集成電路的版圖設(shè)計(jì).ppt

《CMOS集成電路的版圖設(shè)計(jì).ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、第5章CMOS集成電路的版圖設(shè)計(jì)主要內(nèi)容5.1MOS場(chǎng)效應(yīng)管的版圖實(shí)現(xiàn)5.2版圖設(shè)計(jì)規(guī)則5.3版圖系統(tǒng)的設(shè)置5.4版圖的建立5.5版圖的編輯5.6棍棒圖5.7版圖設(shè)計(jì)方法概述集成電路的設(shè)計(jì)與制作集成電路(IntegratedCircuit，簡(jiǎn)稱IC)就是將有源元件(二極管、晶體管等)和無(wú)源元件(電阻、電容等)以及它們的連線一起制作在半導(dǎo)體襯底上形成一個(gè)獨(dú)立的整體。集成電路的各個(gè)引出端就是該電路的輸入,輸出,電源和地。集成電路的設(shè)計(jì)與制作集成電路設(shè)計(jì)仿真版圖設(shè)計(jì)制版流水加工掩模版劃片封裝裸片die硅圓片封裝后的芯片集成電路的設(shè)計(jì)流程集成電路的設(shè)計(jì)與制作制版，加工1.集成電路的制作是平面加工工藝，

2、而芯片是立體結(jié)構(gòu)。2.平面工藝到立體結(jié)構(gòu)的實(shí)現(xiàn)，需要多層掩模版。每一層掩模版需要用一層版圖來(lái)表示，因此版圖也是分層的，即不同層的版圖代表不同的掩模版。3.版圖是用二維圖形表示電路的三維結(jié)構(gòu)。版圖設(shè)計(jì)的目的是完成集成電路加工所需的各個(gè)掩模版上的圖形的設(shè)計(jì)。例子例子例子5.1MOS場(chǎng)效應(yīng)管的版圖實(shí)現(xiàn)5.1.1單個(gè)MOS管的版圖實(shí)現(xiàn)1.MOS管的結(jié)構(gòu)和布局GDSBW/L很大W/L很小2.直線形排列的NMOS管結(jié)構(gòu)圖立體結(jié)構(gòu)和俯視圖3.源區(qū)、溝道區(qū)和漏區(qū)合稱為MOS管的有源區(qū)(Active），而有源區(qū)之外的區(qū)域定義為場(chǎng)區(qū)（Fox)。有源區(qū)和場(chǎng)區(qū)之和就是整個(gè)芯片表面。Fox+Active=Surface

3、芯片表面包含有源區(qū)和場(chǎng)區(qū)兩部分4.N阱CMOS集成電路使用P型襯底，NMOS管直接制作在P型襯底上，PMOS管做在N阱內(nèi)。ActiveWP+impLPolyN-Well接觸孔的尺寸與數(shù)量Active接觸孔的尺寸：如果需要大面積接觸，應(yīng)使用很多小的接觸窗口，避免金屬與有源區(qū)大面積連接時(shí)發(fā)生的接觸穿刺。版圖設(shè)計(jì)軟件中通常接觸孔的尺寸不能更改。接觸孔的數(shù)量：盡量大于等于兩個(gè)，避免金屬填充產(chǎn)生缺陷導(dǎo)致接觸不良。5.完整的MOS管版圖必須包含兩個(gè)部分：a）由源、柵和漏組成的器件；b）襯底連接或阱連接。(a)PMOS管(b)NMOS管完整的MOS管版圖圖形WP>WN5.1.2MOS管陣列的版圖實(shí)現(xiàn)1.MO

4、S管串聯(lián)(1)兩個(gè)MOS管的串聯(lián)版圖N1的源、漏區(qū)為X和Y，N0的源、漏區(qū)為Y和Z。Y是它們的公共區(qū)域，如果把公共區(qū)域合并，得到兩個(gè)MOS管串聯(lián)連接的版圖。從電流的方向可以決定，當(dāng)MOS管串聯(lián)時(shí)，它們的電極按S-(D-S)-(D-S)-D方式連接。電路圖5.1.2MOS管陣列的版圖實(shí)現(xiàn)(2)任意個(gè)MOS管串聯(lián)，例如3個(gè)MOS管串聯(lián)的版圖(a)電路圖(b)版圖2.MOS管并聯(lián)并聯(lián)是指MOS管的源和源連接，漏和漏連接，各自的柵還是獨(dú)立的。(1)柵極水平放置，節(jié)點(diǎn)X和Y可用金屬連線連接(圖b)；也可用有源區(qū)連接(圖c）。5.1.2MOS管陣列的版圖實(shí)現(xiàn)(a)電路圖(b)用金屬連接節(jié)點(diǎn)(c)用有源區(qū)連

5、接節(jié)點(diǎn)傳輸門？Danger!!!5.1.2MOS管陣列的版圖實(shí)現(xiàn)(2)柵極豎直方向排列，節(jié)點(diǎn)連接既可用金屬導(dǎo)線(圖b)，也可用有源區(qū)進(jìn)行連接(圖c）。(a)電路圖(b)用金屬連接節(jié)點(diǎn)(c)用有源區(qū)連接節(jié)點(diǎn)(3)三個(gè)或三個(gè)以上MOS管并聯(lián)。①全部用金屬進(jìn)行源的連接和漏的連接(圖a），稱為叉指形結(jié)構(gòu);②分別用金屬和有源區(qū)進(jìn)行源和漏的并聯(lián)連接;③金屬連接和有源區(qū)連接聯(lián)合使用(圖b）。(a)源和漏的并聯(lián)都用金屬連接（叉指型）(b)分別用有源區(qū)和金屬進(jìn)行并聯(lián)連接3.MOS管的復(fù)聯(lián)復(fù)聯(lián)是MOS管先串后并和先并后串的連接。(a)電路圖(b)版圖5.1.2MOS管陣列的版圖實(shí)現(xiàn)5.2版圖設(shè)計(jì)規(guī)則根據(jù)工藝水平和

6、經(jīng)驗(yàn)積累，總結(jié)制定出的作為版圖設(shè)計(jì)時(shí)必須遵循的一整套數(shù)據(jù)規(guī)則稱為版圖設(shè)計(jì)規(guī)則。在正常的生產(chǎn)條件下，即使出現(xiàn)光刻套準(zhǔn)偏差、過(guò)腐蝕、硅片變形等工藝偏差情況，設(shè)計(jì)規(guī)則仍然可以保證電路芯片的正常加工制作以及正常工作。設(shè)計(jì)規(guī)則是由幾何限制條件和電學(xué)限制條件共同確定的版圖設(shè)計(jì)的幾何規(guī)定，這些規(guī)定是以掩膜版各層幾何圖形的寬度、間距及重疊量等最小容許值的形式出現(xiàn)的。版圖設(shè)計(jì)規(guī)則一般都包含以下四種規(guī)則：(1)最小寬度；(2)最小間距；(3)最小包圍；(4)最小延伸。5.2版圖設(shè)計(jì)規(guī)則(1)最小寬度金屬、多晶、有源區(qū)或阱的尺寸都必須大于或等于設(shè)計(jì)規(guī)則中的最小寬度。該值由光刻和工藝水平?jīng)Q定。0.5um工藝5.2版圖

7、設(shè)計(jì)規(guī)則(2)最小間距在同一層掩模（版圖）上，圖形之間的間隔必須大于或等于設(shè)計(jì)規(guī)則中的最小間距。5.2版圖設(shè)計(jì)規(guī)則(3)最小包圍例如，N阱、N+離子注入和P+離子注入包圍有源區(qū)應(yīng)該有足夠的余量，以確保即使出現(xiàn)光刻套準(zhǔn)偏差時(shí)，器件有源區(qū)始終在N阱、N+離子和P+離子注入?yún)^(qū)范圍內(nèi)。為了保證接觸孔位于多晶硅或有源區(qū)內(nèi)，應(yīng)使多晶硅或有源區(qū)和金屬對(duì)接觸孔四周要保持一定的覆蓋。(4)最小延伸某些圖形重疊于其他