資源描述：
《第 章 處理器總線時序和系統(tǒng)總線.ppt》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。
1、8086的引腳功能5.18086處理器時序5.2系統(tǒng)總線5.35.18086的引腳功能8086微處理器是一個雙列直插式、40個引腳的器件，它的引腳功能與系統(tǒng)的組態(tài)有關(guān)。1.8086CPU的兩種組態(tài)當(dāng)8086CPU與存儲器和外設(shè)構(gòu)成一個計算機的硬件系統(tǒng)時，根據(jù)所連的存儲器和外設(shè)的規(guī)模，8086可以有兩種不同的組態(tài)。最小模式：系統(tǒng)中只有8086一個處理器，所有的控制信號都是由8086CPU產(chǎn)生(MN/MX=1)。最大模式：系統(tǒng)中可包含一個以上的處理器，比如包含協(xié)處理器8087。在系統(tǒng)規(guī)模比較大的情況下，系統(tǒng)控制信號不是由8086直接產(chǎn)生，而是通過
2、與8086配套的總線控制器（8288）等形成(MN/MX=0)。（1）AD15～AD0(AddressDataBus)：地址/數(shù)據(jù)復(fù)用信號，雙向，三態(tài)。（DMA方式下，浮空）T1狀態(tài)（地址周期）AD15～AD0上為地址信號的低16位A15～A0；T2～T3狀態(tài)（數(shù)據(jù)周期）AD15～AD0上是數(shù)據(jù)信號D15～D0。（2）A19/S6～A16/S3(Address/Status)：地址/狀態(tài)復(fù)用信號，輸出。（DMA方式下，浮空）T1狀態(tài)A19/S6～A16/S3上是地址的高4位(I/O操作時全是低電平）。在T2～T4狀態(tài)，A19/S6～A16/S
3、3上輸出狀態(tài)信息。S5:表明中斷允許標志的當(dāng)前設(shè)置S6：始終為低，表示8086當(dāng)前與總線相連。S4S3當(dāng)前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS（3）BHE#/S7(BusHighEnable/Status)：數(shù)據(jù)總線高8位使能和狀態(tài)復(fù)用信號，輸出。在總線周期T1狀態(tài)，BHE#有效，表示數(shù)據(jù)線上高8位數(shù)據(jù)有效。在T2～T4狀態(tài)BHE#/S7輸出狀態(tài)信息S7。S7在8086中未定義。（4）RD#(Read)讀信號，三態(tài)輸出，低電平有效，表示當(dāng)前CPU正在讀存儲器或I／O端口。（DMA方式下，浮空）（5）WR#(W
4、rite)寫信號，三態(tài)輸出，低電平有效，表示當(dāng)前CPU正在寫存儲器或I／O端口。（6）M／IO#(Memory／IO)存儲器或I／O端口訪問信號。三態(tài)輸出.M／IO#為高電平時，表示當(dāng)前CPU正在訪問存儲器，M／IO#為低電平時，表示當(dāng)前CPU正在訪問I／O端口。（7）READY準備就緒信號。由外部輸入，高電平有效。表示CPU訪問的存儲器或I／O端口己準備好傳送數(shù)據(jù)。當(dāng)READY無效時，要求CPU插入一個或多個等待周期Tw，直到READY信號有效為止。（T3周期下降沿采樣）（8）INTR(InterruptRequest)中斷請求信號，由外部
5、輸入，電平觸發(fā)，高電平有效。（每個指令周期的T4狀態(tài)檢測）INTR有效時，表示外部設(shè)備向CPU發(fā)出中斷請求，CPU在每條指令的最后一個時鐘周期對INTR進行測試，一旦測試到有中斷請求，并且當(dāng)中斷允許標志IF＝1時，則暫停執(zhí)行下條指令轉(zhuǎn)入中斷響應(yīng)周期。（9）INTA#(InterruptAcknowledge)中斷響應(yīng)信號。向外部輸出，低電平有效，表示CPU響應(yīng)了外部發(fā)來的INTR信號。（10）NMI(Non—MaskableInterruptRequest)不可屏蔽中斷請求信號。由外部輸入，邊沿觸發(fā)，正跳沿有效。CPU一旦測試到NMI請求信號
6、，待當(dāng)前指令執(zhí)行完就自動從中斷入口地址表中找到類型2中斷服務(wù)程序的入口地址，并轉(zhuǎn)去執(zhí)行。11）TEST#測試信號。由外部輸入，低電平有效。當(dāng)CPU執(zhí)行WAIT指令時(WAIT指令是用來使處理器與外部硬件同步)，每隔5個時鐘周期對TEST進行一次測試，若測試到該信號無效，則CPU繼續(xù)執(zhí)行WAIT指令，即處于空閑等待狀態(tài)；當(dāng)CPU測到TEST輸入為低電平時，則轉(zhuǎn)而執(zhí)行WAIT的下一條指令。由此可見，TEST對WAIT指令起到了監(jiān)視的作用。（12）RESET復(fù)位信號。由外部輸入，高電平有效。RESET信號至少要保持4個時鐘周期，CPU接收到該信號后
7、，停止進行操作，并對標志寄存器(FR)、IP、DS、SS、ES及指令隊列清零，而將CS設(shè)置為FFFFH，IP=0。標志位：清除SS:0000HIP：0000HES:0000HCS:FFFFH指令隊列：空DS:0000H當(dāng)復(fù)位信號變?yōu)榈碗娖綍r，CPU從FFFF0H開始執(zhí)行程序，由此可見，采用8086CPU計算機系統(tǒng)的啟動程序就保持在開始的存儲器中。（13）ALE(AddressLatchEnable)地址鎖存使能信號，輸出，高電平有效。用來作為地址鎖存器的鎖存控制信號。（14）DEN#(DataEnable)數(shù)據(jù)使能信號，輸出，三態(tài)，低電平有效
8、。用于數(shù)據(jù)總線驅(qū)動器的控制信號。（15）DT/R#(DataTransmit/Receive)：數(shù)據(jù)驅(qū)動器數(shù)據(jù)流向控制信號，輸出，三態(tài)。在8086系統(tǒng)中，通常采用8
