資源描述：
《寬帶低相噪頻率綜合器設(shè)計(jì)與實(shí)現(xiàn)-論文.pdf》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、電子·電路喪a葉技2015年第28卷第7期ElectronicSci．＆Tech．／July．15．2015doi：10．16180／j．cnki．issnl007—7820．2015．07．017寬帶低相噪頻率綜合器設(shè)計(jì)與實(shí)現(xiàn)李昂，于萌，朱康生(西安電子工程研究所專(zhuān)業(yè)3部，陜西西安710100)摘要為滿足某雷達(dá)信號(hào)設(shè)計(jì)要求，文中基于國(guó)產(chǎn)小數(shù)鎖相環(huán)芯片GM4704產(chǎn)生7．12—9．12GHz的信號(hào)，采用傳統(tǒng)的PLL方式產(chǎn)生，低相位噪聲、低雜散的頻率綜合器。同時(shí)，給出了設(shè)計(jì)過(guò)程并對(duì)相關(guān)的設(shè)計(jì)參數(shù)進(jìn)行分析，應(yīng)用相關(guān)的PLL仿真軟件對(duì)環(huán)路濾波器進(jìn)行仿真設(shè)計(jì)，通過(guò)實(shí)際電路測(cè)試，
2、相位噪聲達(dá)到一97dBc／Hz@lkHz與理論計(jì)算較接近，雜散達(dá)到一70dB。關(guān)鍵詞頻率合成器；寬帶；低相噪；PLL；GM4704中圖分類(lèi)號(hào)TN74文獻(xiàn)標(biāo)識(shí)碼A文章編號(hào)1007—7820(2015)07—054—03DesignandImplementationofWide-bandLowPhaseNoiseFrequencySynthesizersLIAng，YUMeng，ZHUKangsheng(SpecializedUnit3，Xi’anElectronicEngineeringResearchInstitute，Xi’an710100，China)Abstrac
3、tInordertomeetthedesignrequirementoftheradarsignal，thisarticledescribea~equeneysynthe—sizerbasedonthedecimalphaselockedloopchipGM4704madeinChina．TheconventionalPLLtechniqueisa-doptedtogeneratelowphasenoisesignalfrom7．12to9．12GHz．Thedesignprocessandtherelateddesignparame—tersalegiven．Also
4、weusethePLLsimulationtodesigntheloopbandfilter．Circuittestsshowthatthephasenoisecanreachto一97dBc／Hz@1kHz，whichisclosetothetheoreticalvalue；thespuriouscanreach一71dB．Keywordswide-band；lowphasenoise；PLL；GM4704頻率綜合器廣泛應(yīng)用于寬帶測(cè)量設(shè)備、無(wú)線通信、環(huán)芯片GM4704，其射頻輸出頻率可達(dá)到10GHz，其性軍用雷達(dá)、電子對(duì)抗系統(tǒng)中，隨著軍用雷達(dá)、電子對(duì)抗能優(yōu)于同款Hit
5、tite的HMC704，電路結(jié)構(gòu)簡(jiǎn)單、功耗減及橫向軍品、民品技術(shù)的高速發(fā)展，對(duì)分系統(tǒng)的“心小。電路框圖如圖1所示。臟”部件頻率綜合器提出了越來(lái)越高的要求J。常用的高性能頻率合成方式主要有以下4種：鎖相頻率合成(PLL)、直接模擬式頻率合成、直接數(shù)字式頻率合成(DDS)和混合式頻率合成(DDS+PLL)。PLL技術(shù)具有頻率覆蓋范圍大、相位噪聲低、雜散抑制好的特點(diǎn)而圖1鎖相環(huán)基本框圖被廣泛應(yīng)用。1方案設(shè)計(jì)2指標(biāo)分析2．1相位噪聲分析本文采用經(jīng)典的PLL結(jié)構(gòu)產(chǎn)生超寬帶、低相位噪聲信號(hào)。J。頻率合成器的頻率輸出范圍為7．12—一個(gè)理想鎖相環(huán)相位噪聲取決于多項(xiàng)因素：(1)參考分頻
6、器的附加抖動(dòng)噪聲，VCO分頻器的附加抖動(dòng)噪9．12GHz，相位噪聲要求≤一96dBc／Hz@1kHz；雜散聲。(2)VCO的靈敏度，VCO的增益K。，VCO自身的抑制≤一70dBc；頻率步進(jìn)8MHz。采用傳統(tǒng)的PLL相位噪聲頻譜。(3)鑒相器引入的鑒相周期雜散，電荷結(jié)構(gòu)，電路結(jié)構(gòu)簡(jiǎn)單，通過(guò)合理器件選擇可實(shí)現(xiàn)低成本高性能指標(biāo)。文中采用80MHz輸出的高性能OCXO泵自身的熱噪聲和1／f噪聲。(4)環(huán)路濾波器和環(huán)路帶晶振作為參考輸入頻率，PLL芯片應(yīng)用國(guó)產(chǎn)小數(shù)鎖相寬。(5)參考信號(hào)源的相位噪聲頻譜。(6)芯片的工作模式。整數(shù)、小數(shù)調(diào)制類(lèi)型。合理選取與配置相關(guān)芯片寄存器的各個(gè)
7、參數(shù)可實(shí)現(xiàn)高的性能指標(biāo)。根據(jù)收稿日期：2015．01-25GM4704LP4手冊(cè)，其FOM基底為Fp0dB=-227dBc／Hz作者簡(jiǎn)介：李昂(1987一)，男，碩士，工程師。研究方向電磁場(chǎng)與微波技術(shù)。E-mail：inside—out@qq．corn@1Hz；閃爍噪聲基底為FP】dB=一266dBc／Hz@——WWW．dionzikeji．org邱政。等：一種基于頻譜細(xì)化技術(shù)的水下目標(biāo)識(shí)別方法電子·電路2．2試驗(yàn)數(shù)據(jù)分析O3結(jié)束語(yǔ)通過(guò)對(duì)湖水時(shí)實(shí)測(cè)試的民用水面交通艇輻射噪聲情況進(jìn)行處理，圖7是DEMON譜處理結(jié)果。從該圖直利用改進(jìn)的高頻噪
