功耗和面積優(yōu)化的時域加固鎖存器設計.pdf

功耗和面積優(yōu)化的時域加固鎖存器設計.pdf

ID:53574139

大小:296.71 KB

頁數(shù):7頁

時間:2020-04-19

功耗和面積優(yōu)化的時域加固鎖存器設計.pdf_第1頁
功耗和面積優(yōu)化的時域加固鎖存器設計.pdf_第2頁
功耗和面積優(yōu)化的時域加固鎖存器設計.pdf_第3頁
功耗和面積優(yōu)化的時域加固鎖存器設計.pdf_第4頁
功耗和面積優(yōu)化的時域加固鎖存器設計.pdf_第5頁
資源描述:

《功耗和面積優(yōu)化的時域加固鎖存器設計.pdf》由會員上傳分享,免費在線閱讀,更多相關內容在應用文檔-天天文庫。

1、第47卷第3期南開大學學報(自然科學版)V01.47NO_32014年6月AetaScientiarumNaturaliumUniversitatisNankaiensisJun.2014ArticleID:0465—7942(2014)03—0074—07APowerandAreaEfficientTemporallyHardenedbyDesignLatchXuJiangta0,YangYuhong,LiXinwei,LiYuanqing(sfh0olofElectronicInformationEngine

2、ering,TianjinUniversity,Tianjin300072,China)Abstract:Atemporallyhardenedlatchforsingleeventupset(SEU)toleranceispresented.Theproposed—latchisconstructedbyaddingthreeSETtolerantdelayelementsinaconventionallatch.Itisimmunetosingleeventtransient(SET)pulseswhosew

3、idthislessthanAT,whereATisthelongestanticipateddurationofSET.Comparedwithapreviousstructure,thepowerandareaarereducedby38%and20%respectively.Simu—lationresultsdemonstratetheeffectivenessofthistemporalhardeningapproach.Keywords:latch;radiationhardeningbydesign

4、(RHBD);singleeventupset(SEU);singleeventtransient(SET)CLCnumber:TN432Documentcode:A0IntroductionRadiation—inducedsingle—eventerrorsareincreasinglycriticalconcernforintegratedcircuits一.Fordigitallogiccircuits,singleeventupsets(SEUs)andsingleeventtransients(SET

5、s)arethemajorsourcesofsofterrors[.Radiationhardeningbydesign(RHBD)promisestoallowhardenedcircuitstobefabricatedoncommerciallyavailablestate—of—the—artCMOSmanufacturingprocesses[.Therehavebeenmanydesignapproachestomitigatesofterrors,suchasspatialhardeningtechn

6、iques,temporalhardeningtechniquesandcapacitivehardeningtechniques[一.Thepenaltyofthesetechniquesinvolvesmorepowerconsumption.areaoverheadorreductionincircuitperformance[.Sequentialcircuitele—mentslikelatchesandflip—flopsarecommonlyusedinradiation—hardenedcircu

7、it,andtheirradiationtol—eranceiscriticalforspaceapplications.Severallatchstructuresforsingleeventeffects(SEEs)tolerancehavebeenpreviouslyreported.Dualinterlockedstoragecell(DICE)larchesorderivativesofthisapproachcanmitigateSEUs,buttheyarepronetoupsetduetoSETo

8、ntheinputswhenthestoragelatchesareclockedfromatransparenttoastoragestate[.Triplemodularredundancy(TMR)isamodularredundancytechniquetomitigateSEU_14一引.ThemaindrawbacksofapplyingTMRarethree

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。