FPGA_ASIC-基于CPLD工作模式可調(diào)地線陣CCD驅(qū)動電路設計內(nèi)容.doc

FPGA_ASIC-基于CPLD工作模式可調(diào)地線陣CCD驅(qū)動電路設計內(nèi)容.doc

ID:53850249

大?。?8.50 KB

頁數(shù):8頁

時間:2020-04-08

FPGA_ASIC-基于CPLD工作模式可調(diào)地線陣CCD驅(qū)動電路設計內(nèi)容.doc_第1頁
FPGA_ASIC-基于CPLD工作模式可調(diào)地線陣CCD驅(qū)動電路設計內(nèi)容.doc_第2頁
FPGA_ASIC-基于CPLD工作模式可調(diào)地線陣CCD驅(qū)動電路設計內(nèi)容.doc_第3頁
FPGA_ASIC-基于CPLD工作模式可調(diào)地線陣CCD驅(qū)動電路設計內(nèi)容.doc_第4頁
FPGA_ASIC-基于CPLD工作模式可調(diào)地線陣CCD驅(qū)動電路設計內(nèi)容.doc_第5頁
資源描述:

《FPGA_ASIC-基于CPLD工作模式可調(diào)地線陣CCD驅(qū)動電路設計內(nèi)容.doc》由會員上傳分享,免費在線閱讀,更多相關內(nèi)容在應用文檔-天天文庫。

1、FPGA_ASIC-基于CPLD工作模式可調(diào)的線陣CCD驅(qū)動電路設計.txt心是自己的,干嘛總被別人傷......沒有傘的孩子必須努力奔跑▓敷衍旳青春總昰想太多怨,只怨現(xiàn)實太現(xiàn)實╰⌒﹏為什么在一起要兩個人的同意丶而分手只需要一個人本文由烤鴨的幸福貢獻pdf文檔可能在WAP端瀏覽體驗不佳。建議您優(yōu)先選擇TXT,或下載源文件到本機查看。光 子 學 報第3卷第3期9           ?。玻蹦辏吃拢埃埃粒裕校裕桑粒樱危茫茫粒龋希希危茫桑桑廖恼戮幪枺海埃矗矗保ǎ埃埃蔼玻矗叮担保蔼玻玻常玻保常埃唱玻郑欤常铮?/p>

2、o.9N.Mrh21ac00基于CL工作模式可調(diào)的線陣CD驅(qū)動電路設計PDC譚露雯,李景鎮(zhèn),陸小微,楊帆(深圳大學電子科學與技術學院深圳市微納光子信息技術重點實驗室,廣東深圳586)100摘 要:對傳統(tǒng)驅(qū)動電路一旦做出修改,需對硬件或程序進行改變的缺點,型號為針則以介紹了一種工作模式可調(diào)的驅(qū)動方法.方法是利用復雜可編程邏該TD77的線陣CD為例,C10DC輯器件和控制外端結(jié)合,通過分別設置內(nèi)外觸發(fā)來實現(xiàn)的.在外觸發(fā)模式下,利用外觸發(fā)脈沖,可由內(nèi)觸發(fā)時,以調(diào)節(jié)CD的積分時間和驅(qū)動頻率.提高可為用戶控

3、制CD的曝光和信號輸出時間;CC針對EMC問題給出了線陣CD的外圍驅(qū)動電路.驗結(jié)果表明,方法調(diào)試方實該信號輸出質(zhì)量,C便、電路結(jié)構簡單、集成度較高、輸出信號可靠穩(wěn)定、受干擾小,可配合多種用戶需要,對高速精確測量及線陣推掃模式具有一定參考價值.關鍵詞:光電技術;線陣CD驅(qū)動;復雜可編程邏輯器件;工作模式;電磁兼容C中圖分類號:34    文獻標識碼:TN6A    犱犻138/zb0093.46狅:0.78gx2130030引言 線陣CD由于具有實時傳輸光電變換信號、自C頻能掃描速度快、率響應高、夠?qū)崿F(xiàn)

4、動態(tài)測量等優(yōu)已廣泛應用在產(chǎn)品尺寸測量、分類和條形碼等許點,多領域應用場合不同,CD的要求也不同,對C因.此驅(qū)動電路成為應用的關鍵技術之一.前,C目CD2驅(qū)動方法主要有直接數(shù)字電路驅(qū)動法[],POMER34驅(qū)動方法[],單片機驅(qū)動方法[],結(jié)合直接數(shù)字電路56專用I驅(qū)動方法[]和可編與單片機的驅(qū)動方法[],C78程邏輯器件驅(qū)動方法[].基于這些方法得到的一般[]11驅(qū)動時序分析 低暗電流、有效像TD77是一種高靈敏度、C10D素單元為75個的雙溝道并行輸出線陣CD[].40C9它正常工作時需要5路脈沖

5、驅(qū)動,轉(zhuǎn)移脈沖S、即H驅(qū)動脈沖F與F、SP各12復位脈沖R和鉗位脈沖C,脈沖時序之間的相位關系如圖1.驅(qū)動設計,需要在修改硬件結(jié)構或者更改程序的基當頻率較高時,波形易受礎上才可以改變某些功能.為了解決這一問題,實現(xiàn)電路的靈活多樣電路干擾.性,出信號的穩(wěn)定可靠性,本文以型號為輸引進一種工作模式可TD77的線陣CD為例,C10DC調(diào)的設計方案.運用復雜可編程邏輯器件(opeCmlxPormmbeLgcDveCL)為時序設計rgaaloiei,PD作c載體,將選擇器和外部控制電路相結(jié)合,用戶可以在并寬范圍內(nèi)

6、對驅(qū)動時序進行改變,結(jié)合電磁兼容(lcrMgecCmablyEMC)技術令Eetoentioptli,iit該CD電路板得到穩(wěn)定可靠的信號輸出.電路適用C于高速CD,記錄一維瞬態(tài)信息具有一定意義,C對可用于線陣CD推掃模式.C圖1?。裕模罚返尿?qū)動時序關系圖C10DFg1 TmnhrfTD77i.iigcatoC10D當S脈沖高電平到來時,值F為高電平,正H1感光陣列和移位寄存器之間導通,敏區(qū)積存的信光號電荷便轉(zhuǎn)移到相應奇、寄存器內(nèi).H電平由高偶S變低時,二者隔離,電荷信號則在脈沖F與F的驅(qū)12動下依次

7、經(jīng)O1與O2端口輸出.于該CD是由SSC兩列并行傳輸,因此一個周期時間內(nèi)需要至少3977個驅(qū)動脈沖,首先輸出1個虛設單元信號,輸出再3然5個暗電流信號,后連續(xù)輸出32個有效像素175單元.在緊接著輸出的7個暗信號后再輸出1個奇以后便是空驅(qū)動.空驅(qū)動數(shù)目可以是任偶檢測信號,意的,利用它可以延長光積分時間.2電路設計及硬件實現(xiàn) 國家自然科學基金(0702資助6474)Tl052561e:756327Ea:zz.ucmil@sue.lidnj收稿日期:09012031修回日期:090320512.驅(qū)動電

8、路工作原理1 傳統(tǒng)驅(qū)動電路利用時序發(fā)生器只是提供CDC3期譚露雯,基于CL工作模式可調(diào)的線陣CD驅(qū)動電路設計等:PDC473芯片所需的時鐘脈沖,當各時序設定好后,如想更改以符合不同的實驗要求,則必須對程序進行修改.基本于TD77的工作時序要求,文在設計電路時C10D充分考慮了實際需求,工作原理框圖如圖2.外部由時鐘提供主脈沖,驅(qū)動時序通過編程后由編程端各口JAG下載至CL,用CL和控制電路結(jié)TPD利PD將來自外部的控制命令轉(zhuǎn)換成相應的控制信號,合,再傳遞

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內(nèi)容,確認文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。