資源描述：
《基于FPGA的數(shù)字秒表設(shè)計(jì).doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、基于FPGA的數(shù)字秒表設(shè)計(jì)摘要：該設(shè)計(jì)是用于體育比賽的數(shù)字秒表,基于FPGA在QuartusII9.0sp2軟件下應(yīng)用VHDL語(yǔ)言編寫程序,采用ALTRA公司CycloneII系列的EP2C8Q208芯片進(jìn)行了計(jì)算機(jī)仿真，并給出了相應(yīng)的仿真結(jié)果。本設(shè)計(jì)有效的克服了傳統(tǒng)的數(shù)字秒表的缺點(diǎn)采用EDA技術(shù)采取自上而下的設(shè)計(jì)思路。繪制出了具體的邏輯電路，最后又通過(guò)硬件上對(duì)其進(jìn)行調(diào)試和驗(yàn)證。該電路能夠?qū)崿F(xiàn)很好的計(jì)時(shí)功能,計(jì)時(shí)精度高，最長(zhǎng)計(jì)時(shí)時(shí)間可達(dá)一個(gè)小時(shí)。關(guān)鍵字：數(shù)字秒表；EDA；FPGA；VHDL；QuartusIIThedesignofdigit
2、alstopwatchbasedonFPGAAbstract：ThisdesignisadigitalstopwatchwhichisusedforathleticcontestsandisbasedonFPGAusingVHDLlanguagetowriteprograminQuartusIIsoftware,adoptingEP2C8Q208chipofCycloneIIseriesofALTRAcompanyforcomputersimulationandatthesametimeshowingthecorrespondingsimu
3、lationresult.Thisdesigneffectivelyovercomesthetraditionaldigitalstopwatchweaknessesandtakesatop-downapproachtodesign.Drawoutaparticularlogiccircuits,andfinallypassthecircuitstothehardwaretodebugandverifyit.Thiscircuitisabletocarryoutexcellenttimingfunction,hashightimingpre
4、cision,andthelongesttimingtimecouldreachanhour.KeyWords:Digitalstopwatch；EDA；FPGA；VHDL；MAXPlusⅡ引言數(shù)字秒表是日常生活中比較常見(jiàn)的電子產(chǎn)品，其設(shè)計(jì)也是EDA技術(shù)中最基本的設(shè)計(jì)實(shí)驗(yàn)之一[1]。當(dāng)今社會(huì)是數(shù)字化的社會(huì),是數(shù)字集成電路廣泛應(yīng)用的社會(huì)。數(shù)字集成電路本身在不斷進(jìn)行更新?lián)Q代,隨著微電子技術(shù)的發(fā)展,設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師更愿意自己設(shè)計(jì)專業(yè)集成電路(ASIC)芯片,而且希望設(shè)計(jì)周期盡可能短,最好在實(shí)驗(yàn)室里
5、就能設(shè)計(jì)出合適的ASIC芯片并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場(chǎng)可編程器件[2]（FPLD）?，F(xiàn)場(chǎng)可編程門陣列（FPGA）即屬其中應(yīng)用最廣泛的一種。超高速硬件描述語(yǔ)言VHDL，是對(duì)數(shù)字系統(tǒng)進(jìn)行抽象的行為與功能描述到具體的內(nèi)部線路結(jié)構(gòu)描述，利用EDA工具可以在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次進(jìn)行計(jì)算機(jī)模擬驗(yàn)證，保證設(shè)計(jì)過(guò)程的正確性，可大大降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期[3]。本文介紹的數(shù)字秒表，利用基于VHDL的EDA設(shè)計(jì)工具，采用大規(guī)模可編程邏輯器件FPGA，通過(guò)設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)系統(tǒng)功能。給出了頂層電路圖,和各模塊的設(shè)計(jì).增加了消除抖動(dòng)的控制方法
6、,消除了開(kāi)關(guān)按鍵的機(jī)械抖動(dòng).通過(guò)編輯、編譯和器件編程,并將編程器文件下載到SE-5型EDA實(shí)驗(yàn)開(kāi)發(fā)板上[4],經(jīng)實(shí)際電路測(cè)試驗(yàn)證,達(dá)到了預(yù)期的設(shè)計(jì)要求,顯示結(jié)果準(zhǔn)確無(wú)誤。⒈概述在科技高度發(fā)展的今天，集成電路和計(jì)算機(jī)應(yīng)用得到了高速發(fā)展。尤其是計(jì)算機(jī)應(yīng)用的發(fā)展。它在人們?nèi)粘Ｉ钜阎饾u嶄露頭角。大多數(shù)電子產(chǎn)品多是由計(jì)算機(jī)電路組成，如：手機(jī)、mp3等。而且將來(lái)的不久他們的身影將會(huì)更頻繁的出現(xiàn)在我們身邊。各種家用電器多會(huì)實(shí)現(xiàn)微電腦技術(shù)。電腦各部分在工作時(shí)多是一時(shí)間為基準(zhǔn)的。本文就是基于計(jì)算機(jī)電路的時(shí)鐘脈沖信號(hào)、狀態(tài)控制等原理設(shè)計(jì)出的數(shù)字秒表[1]。秒
7、表在很多領(lǐng)域充當(dāng)一個(gè)重要的角色。在各種比賽中對(duì)秒表的精確度要求很高，尤其是一些科學(xué)實(shí)驗(yàn)。他們對(duì)時(shí)間精確度達(dá)到了幾納秒級(jí)別。1.1設(shè)計(jì)要求(1)能對(duì)0秒～59分59.99秒范圍進(jìn)行計(jì)時(shí)，顯示最長(zhǎng)時(shí)間是59分59秒；(2)計(jì)時(shí)精度達(dá)到10ms；(3)設(shè)計(jì)復(fù)位開(kāi)關(guān)和啟停開(kāi)關(guān)，復(fù)位開(kāi)關(guān)可以在任何情況下使用，使用以后計(jì)時(shí)器清零，并做好下一次計(jì)時(shí)的準(zhǔn)備。1.2數(shù)字秒表設(shè)計(jì)的目的本次設(shè)計(jì)的目的就是在掌握EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的初步使用基礎(chǔ)上，了解EDA技術(shù)，對(duì)計(jì)算機(jī)系統(tǒng)中時(shí)鐘控制系統(tǒng)進(jìn)一步了解，掌握狀態(tài)機(jī)工作原理，同時(shí)了解計(jì)算機(jī)時(shí)鐘脈沖是怎么產(chǎn)生和工作的。在
8、掌握所學(xué)的計(jì)算機(jī)組成與結(jié)構(gòu)課程理論知識(shí)時(shí)。通過(guò)對(duì)數(shù)字秒表的設(shè)計(jì)，進(jìn)行理論與實(shí)際的結(jié)合，提高與計(jì)算機(jī)有關(guān)設(shè)計(jì)能力，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的能力。通過(guò)課程設(shè)計(jì)深入理解計(jì)算機(jī)
