資源描述：
《DSP課件 串行通信接口SCI.ppt》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、第14章串行通信接口SCISCI是SerialCommunicationInterface的簡稱，即串行通信接口。SCI是一個雙線的異步串口，換句話說，是具有接收和發(fā)送兩根信號線的異步串口，一般可以看作是UART(通用異步接收/發(fā)送裝置)。X281X的內(nèi)部具有兩個相同的SCI模塊，SCIA和SCIB。14.1串行通信接口SCI根據(jù)數(shù)據(jù)的傳送方向，串行通信可以分為單工、半雙工和全雙工三種串行通信的三種方式SCI模塊的特點SCI模塊信號總結(jié)信號分類信號名稱說明外部信號SCIRXDSCI異步串口接收數(shù)據(jù)SCITXDSCI異步串口發(fā)送數(shù)據(jù)控制信號LSPCLK低速
2、外設預定標時鐘中斷信號RXINTSCI接收中斷TXINTSCI發(fā)送中斷SCI模塊的工作原理1．1個發(fā)送器及其相關(guān)寄存器SCITXBUF：發(fā)送數(shù)據(jù)緩沖寄存器，存放由CPU裝載的需要發(fā)送的數(shù)據(jù)；TXSHF：發(fā)送移位寄存器，從SCITXBUF寄存器接收數(shù)據(jù)，然后將數(shù)據(jù)逐位逐位移到SCITXD引腳上，每次移1位數(shù)據(jù)。2．1個接收器及其相關(guān)寄存器RXSHF：接收移位寄存器，從SCIRXD引腳移入數(shù)據(jù)，每次移1位數(shù)據(jù)。SCIRXBUF：接收數(shù)據(jù)緩沖寄存器，存放CPU要讀取的數(shù)據(jù)。從其他處理器傳輸過來的數(shù)據(jù)逐位逐位的移入寄存器RXSHF，當裝滿RXSHF的時候，將數(shù)據(jù)
3、裝入接收數(shù)據(jù)緩沖寄存器SXIRXBUF和接收仿真緩沖寄存器SCIRXEMU中。3．1個可編程的波特率發(fā)生器。4.數(shù)據(jù)存儲器映射的控制和狀態(tài)寄存器。SCI模塊的工作原理X281X的SCI模塊使用的是NRZ數(shù)據(jù)格式，其包括了：(1)1個起始位；(2)1~8個數(shù)據(jù)位；(3)1個奇/偶/非極性位；(4)1~2個結(jié)束位；(5)在多處理器通信時的地址位模式下，有1個用于區(qū)別數(shù)據(jù)或者地址的特殊位。SCI通信的數(shù)據(jù)格式空閑線模式下SCI一幀的數(shù)據(jù)格式SCI的數(shù)據(jù)幀包括：1個起始位、1~8個數(shù)據(jù)位、1個可選的奇偶校驗位和1或2個停止位。SCI異步通信格式波特率就是指設備每
4、秒所能發(fā)送的二進制數(shù)據(jù)的位數(shù)。X281X的每個SCI模塊都具有2個8位的波特率寄存器，SCIHBAUD和SCILBAUD，通過編程，可以實現(xiàn)達到64K種不同的速率。SCI通信的波特率SCI通信的波特率SCI模塊通信波特率與波特率選擇寄存器之間的關(guān)系如下所示：其中，BRR為SCI波特率選擇寄存器中的值，從十進制轉(zhuǎn)換成16進制后，其高8位賦值給SCIHBAUD，低8位賦值給SCILBAUD。需要提醒的是，上式所示的波特率公式僅僅適用于時的情況，當BRR=0時，SCI模塊通信的波特率為：LSPCLK=37.5MHz時，SCI常見波特率所對應的波特率寄存器的值理
5、想波特率BRR(十進制)SCIHBAUDSCILBAUD精確波特率誤差(%)240019520x7A02400048009760x3D04798-0.0496004870x010xE79606-0.061920024300xF3192110.063840012100x79384220.06SCI模塊的中斷SCI模塊的中斷工作模式SCI中斷源中斷標志位中斷使能位SCIFFENA中斷線標準SCI模式接收完成RXRDYRX/BKINTENA0RXINT接收錯誤RXERRRXERRINTENA0RXINT接收間斷BRKDTRX/BKINTENA0RXINT發(fā)送完
6、成TXRDYTXINTENA0TXINTFIFO模式接收錯誤和接收間斷RXERRRXERRINTENA1RXINTFIFO接收中斷RXFFILRXFFIENA1RXINTFIFO發(fā)送中斷TXFFILTXFFIENA1TXINT多處理器通信，顧名思義，就是多個處理器之間進行數(shù)據(jù)通信。一個簡單的多處理器通信拓撲示意圖如下圖所示。在圖中，處理器A、B、C、D之間都可以實現(xiàn)通信，圖中的實線表示處理器A和處理器B、C、D之間的通信。在同一個時刻，處理器A只能和處理器B、C、D之中的一個實現(xiàn)數(shù)據(jù)傳輸。當處理器A給處理器B、C、D中的某一個處理器發(fā)送數(shù)據(jù)時，A-B、A
7、-C、A-D這3條通路上都會出現(xiàn)相同的數(shù)據(jù)，那如何來確保這些數(shù)據(jù)被正確的處理器接收呢？SCI多處理器通信模式地址位多處理器通信模式空閑線多處理通信模式
