資源描述：
《CMOS鎖存器 D觸發(fā)器.ppt》由會員上傳分享，免費在線閱讀，更多相關內容在教育資源-天天文庫。
1、數字集成電路設計基礎CMOS鎖存器與CMOS主從D型觸發(fā)器CMOS鎖存器CMOS瑣存器線路模塊DCCQQTG1TG2INV1INV2CMOS鎖存器CMOS鎖存器的線路圖CMOS鎖存器的工作原理：CMOS鎖存器有兩種狀態(tài)：傳輸或保持。傳輸:當時鐘信號clk為‘0’時，與輸入信號d連接的傳輸門1(TG1)導通，而與輸出信號q連接的傳輸門2(TG2)截止，這時，d信號的任何變化都會傳送到q和qb端，CMOS鎖存器處于傳輸狀態(tài)；CMOS鎖存器CMOS鎖存器的工作原理：CMOS鎖存器有兩種狀態(tài)：傳輸或保持。保持:當時鐘信號clk為
2、‘1’時，與輸入信號d連接的傳輸門1(TG1)截止，而與輸出信號q連接的傳輸門2(TG2)導通，這時，d信號的任何變化都無法進入鎖存器，并且由于傳輸門2的導通，輸出q和qb都可以反饋回來，CMOS鎖存器處于保持狀態(tài)。CMOS鎖存器CMOS鎖存器CMOS鎖存器的瞬態(tài)仿真波形任務要求畫出Dlatch的線路圖，并設計尺寸為:PMOS(10u/2u)，NMOS(5u/2u)仿真Dlatch的線路圖，利用時序仿真的辦法驗證其功能的正確性。畫出Dlatch的版圖（要求高度為66，電源和地是8）驗證DRC,LVS。撰寫項目單6電路外部
3、描述輸入數據信號端口D輸入時鐘信號端口CLK輸出端口QQB電路邏輯函數表達式時鐘信號CLK上升沿觸發(fā)CMOS主從D型觸發(fā)器DCCTG1TG2INV1INV2Q1CTG3TG4INV3INV4QQB從觸發(fā)器主觸發(fā)器CMOS主從D型觸發(fā)器CMOS主從D型觸發(fā)器CMOS主從D型觸發(fā)器模塊結構從觸發(fā)器主觸發(fā)器CMOS主從D型觸發(fā)器CMOS主從D型觸發(fā)器工作原理：當時鐘信號clk為‘0’時，輸入信號d傳輸到從觸發(fā)器的輸出端tq，這時將主觸發(fā)器與從觸發(fā)器連接的傳輸門是截止的，傳送進從觸發(fā)器的d信號并不能送入主觸發(fā)器，主觸發(fā)器中的另一
4、個傳輸門導通，主觸發(fā)器處于保持狀態(tài)，輸出保持為原來的輸出不變.CMOS主從D型觸發(fā)器CMOS主從D型觸發(fā)器工作原理：當時鐘信號clk為‘1’時，連接從觸發(fā)器與外界輸入信號d的傳輸門截止，這時從觸發(fā)器處于保持狀態(tài)，保持clk轉變?yōu)椤?’之前瞬間的輸入d信號，從觸發(fā)器的輸出端tq為這時的d，而將主觸發(fā)器與從觸發(fā)器連接的傳輸門是導通，從觸發(fā)器保持的信號將傳送進主觸發(fā)器，主觸發(fā)器的輸出q是tq的非信號.CMOS主從D型觸發(fā)器CMOS主從D型觸發(fā)器瞬時仿真波形任務要求新建模塊，調用Dlatch的線路圖（PMOS(10u/2u)，N
5、MOS(5u/2u)）設計DFF仿真DFF的線路圖，利用時序仿真的辦法驗證其功能的正確性。新建模塊，調用Dlatch的版圖（要求高度為66，電源和地是8），并打散，設計DFF版圖驗證DRC,LVS。---以上為選做撰寫項目單7作業(yè)（最后一次）D-latch由幾個晶體管構成，分別是什么作用？簡述D-latch的工作原理？如果輸入信號在D-latch鎖存的瞬間發(fā)生變化，D-latch會出現什么狀況？主從式DFF是什么結構，每一級D-latch結構的作用是什么？請畫出DFF工作的輸入信號，輸出信號，時鐘信號的波形圖。后面任務：
6、先下發(fā)課程設計的選題資料，下周正式開始課程設計。
