第3章系統(tǒng)總線-PPT課件.ppt

第3章系統(tǒng)總線-PPT課件.ppt

ID:58730370

大?。?.07 MB

頁數(shù):58頁

時(shí)間:2020-10-04

第3章系統(tǒng)總線-PPT課件.ppt_第1頁
第3章系統(tǒng)總線-PPT課件.ppt_第2頁
第3章系統(tǒng)總線-PPT課件.ppt_第3頁
第3章系統(tǒng)總線-PPT課件.ppt_第4頁
第3章系統(tǒng)總線-PPT課件.ppt_第5頁
資源描述:

《第3章系統(tǒng)總線-PPT課件.ppt》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第3章系統(tǒng)總線3.1總線的基本概念3.2總線的分類3.3總線特性及性能指標(biāo)3.4總線結(jié)構(gòu)3.5總線控制本章作業(yè)P662451314161學(xué)習(xí)要求重點(diǎn):1、掌握有關(guān)總線的基本概念2、掌握如何克服總線的瓶頸3、掌握如何對總線進(jìn)行管理,包括判優(yōu)控制和通信控制難點(diǎn):總線的通信控制,既要解決通信雙方如何獲知傳輸?shù)拈_始和結(jié)束,又要使通信雙方按規(guī)定的協(xié)議互相協(xié)調(diào)配合來完成通信任務(wù)。23.1總線的基本概念一、為什么要用總線二、什么是總線三、總線上信息的傳送總線是連接各個(gè)部件的信息傳輸線,是各個(gè)部件共享的傳輸介質(zhì)串行并行3四、總線結(jié)構(gòu)的計(jì)算機(jī)舉例1.面向CPU的雙總線結(jié)構(gòu)

2、框圖中央處理器CPUI/O總線M總線3.1主存I/O接口I/O設(shè)備1I/O設(shè)備2……I/O接口I/O接口I/O設(shè)備n優(yōu)點(diǎn):便于增刪設(shè)備缺點(diǎn):CPU工作效率低4單總線(系統(tǒng)總線)2.單總線結(jié)構(gòu)框圖CPU主存I/O接口I/O設(shè)備1I/O設(shè)備2I/O接口…I/O設(shè)備nI/O接口…3.1存在總線沖突,必須設(shè)總線判優(yōu)邏輯PDP-11和國產(chǎn)DJS183機(jī)采用53.以存儲器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線主存CPUI/O接口I/O設(shè)備1…I/O設(shè)備nI/O接口…存儲總線3.1國產(chǎn)DJS183機(jī)采用63.2總線的分類1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部的總線數(shù)據(jù)總線地址總線控

3、制總線雙向與機(jī)器字長、存儲字長有關(guān)單向與存儲地址、I/O地址有關(guān)有出有入計(jì)算機(jī)各部件之間的信息傳輸線存儲器讀、存儲器寫總線允許、中斷確認(rèn)中斷請求、總線請求73.通信總線串行通信總線并行通信總線傳輸方式3.2用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)(如控制儀表、移動(dòng)通信等)之間的通信83.3總線特性及性能指標(biāo)CPU插板主存插板I/O插板一、總線物理實(shí)現(xiàn)BUS主板91.機(jī)械特性2.電氣特性3.功能特性4.時(shí)間特性二、總線特性尺寸、形狀、管腳數(shù)及排列順序傳輸方向和有效的電平范圍每根傳輸線的功能信號的時(shí)序關(guān)系3.3地址數(shù)據(jù)控制規(guī)定:輸出輸入電平1/010三、總線

4、的性能指標(biāo)1.總線寬度2.總線帶寬(標(biāo)準(zhǔn)傳輸率)3.時(shí)鐘同步/異步4.總線復(fù)用5.信號線數(shù)6.總線控制方式7.其他指標(biāo)數(shù)據(jù)線的根數(shù)(b)每秒傳輸?shù)淖畲笞止?jié)數(shù)(MBps)同步、不同步地址線與數(shù)據(jù)線復(fù)用地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)3.311ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模塊系統(tǒng)總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)系統(tǒng)模塊3.3標(biāo)準(zhǔn)界面12總線標(biāo)準(zhǔn)數(shù)據(jù)線總線時(shí)鐘帶寬ISA168MHz(獨(dú)立)33MBpsEISA328MHz(獨(dú)立)33MBpsVESA(VL-BUS)3232MHz(CPU)133MBps

5、PCI326433MHz(獨(dú)立)64MHz(獨(dú)立)132MBps528MBpsAGP3266.7MHz(獨(dú)立)133MHz(獨(dú)立)266MBps533MBpsRS-232串行通信總線標(biāo)準(zhǔn)數(shù)據(jù)終端設(shè)備(計(jì)算機(jī))和數(shù)據(jù)通信設(shè)備(調(diào)制解調(diào)器)之間的標(biāo)準(zhǔn)接口USB串行接口總線標(biāo)準(zhǔn)普通無屏蔽雙絞線帶屏蔽雙絞線最高1.5Mbps(USB1.0)12Mbps(USB1.1)480Mbps(USB2.0)3.3四、總線標(biāo)準(zhǔn)13ISA總線和EISA總線ISA總線:(IndustryStandardArchitecture:工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu))也稱為AT標(biāo)準(zhǔn)。IBM公司為PC

6、/AT電腦而制定的總線標(biāo)準(zhǔn)16位體系結(jié)構(gòu),只能支持16位的I/O設(shè)備數(shù)據(jù)傳輸率大約是16MB/S1988年,康柏、HP、NEC等9個(gè)廠商協(xié)同把ISA擴(kuò)展到32位,即EISA總線(ExtendedISA)。14ISA總線信號線數(shù):98根EISA總線信號線數(shù):143根15VESA總線VESA(videoelectronicsstandardassociation)1992年由60家附件卡制造商聯(lián)合推出的一種局部總線,簡稱為VL—BUS。它的推出為微機(jī)系統(tǒng)總線體系結(jié)構(gòu)的革新奠定了基礎(chǔ)。該總線系統(tǒng)考慮到CPU與主存和Cache的直接相連,通常把這部分總線稱為CP

7、U總線或主總線,其他設(shè)備通過VL總線與CPU總線相連,所以VL總線被稱為局部總線。16VESA總線定義了32位數(shù)據(jù)線,且可通過擴(kuò)展槽擴(kuò)展到64位,使用33MHz時(shí)鐘頻率,最大傳輸率達(dá)132MB/s,可與CPU同步工作。是一種高速、高效的局部總線??芍С?86SX、386DX、486SX、486DX及奔騰微處理器。1718PCI總線PCI(PeripheralComponentInterconnect(外設(shè)部件互連標(biāo)準(zhǔn)))目前個(gè)人電腦中使用最為廣泛的接口,幾乎所有的主板產(chǎn)品上都帶有這種插槽。PCI插槽也是主板帶有最多數(shù)量的插槽類型,在目前流行的臺式機(jī)主板上

8、,ATX結(jié)構(gòu)的主板一般帶有5~6個(gè)PCI插槽,而小一點(diǎn)的MATX主板也都帶有2~

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時(shí)聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請聯(lián)系客服處理。