新型半導(dǎo)體器件ppt課件.ppt

《新型半導(dǎo)體器件ppt課件.ppt》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第六章：新型半導(dǎo)體器件§6.1現(xiàn)代MOS器件§6.2納米器件§6.3微波器件§6.4光電子器件§6.5量子器件SiSubstrateMetalGateHigh-kTri-GateSGDIII-VSCarbonNanotubeFET50nm35nm30nmSiGeS/DStrainedSiliconFutureoptionssubjecttoresearch&changeSiGeS/DStrainedSilicon90nm65nm45nm32nm20032005200720092011+TechnologyGenerationSource:Intel

2、20nm10nm5nmNanowireManufacturingDevelopmentResearchTransistorResearchResearchOptions:High-K&MetalGateNon-planarTrigateIII-V,CNT,NW§6.1現(xiàn)代MOS器件ULSI發(fā)展的兩個(gè)主要方向：深亞微米與亞0.1微米集成和系統(tǒng)的芯片集成。因此需要對(duì)深亞微米和亞0.1微米工藝、器件和電路技術(shù)，器件的結(jié)構(gòu)和相應(yīng)的物理機(jī)理的研究。微小MOSFET中的一些物理效應(yīng)，如器件尺寸變小，通常的一維器件模型需要修正，出現(xiàn)二維、三維效應(yīng)，同時(shí)還會(huì)出現(xiàn)各

3、種強(qiáng)電場(chǎng)效應(yīng)。一、MOSFET的按比例縮小近20年來，恒壓按比例縮小規(guī)則的使用比較成功，但隨著工藝的發(fā)展，器件性能和集成密度進(jìn)一步提高，目前逐漸逼近其基本的物理極限。如果要進(jìn)一步提高集成電路的性能，則需要考慮更多的因素，而不僅僅是簡(jiǎn)單的按比例縮小器件尺寸。需要同時(shí)在降低電源電壓、提高器件性能和提高器件可靠性等三個(gè)方面之間進(jìn)行折衷選擇。金屬柵和高K柵介質(zhì)的應(yīng)用實(shí)驗(yàn)結(jié)果表明，在進(jìn)行折衷的過程中，源、漏結(jié)的參數(shù)，尤其是結(jié)深、RSD和結(jié)的突變性是至關(guān)重要的因素。盡管這種經(jīng)驗(yàn)方法不是很理想，而且難以符合基于基本物理規(guī)律的按比例縮小規(guī)則，但是這種經(jīng)驗(yàn)方法更準(zhǔn)確

4、、更實(shí)用一些。這是由于當(dāng)器件橫向尺寸的變化使器件的縱、橫向以及其他各方向上的參數(shù)錯(cuò)綜復(fù)雜地相互作用時(shí)，器件的三維特性越加突出；同時(shí)由于基本物理極限的限制，對(duì)亞0.1μm器件的進(jìn)一步縮小變得非常困難，這主要包括超薄柵氧化層的制作；源、漏超淺結(jié)的形成以及小尺寸器件必須在很低的電源電壓下工作所帶來的問題等。截至目前為止，器件和ULSICMOS工藝發(fā)展的實(shí)際情況是器件的各個(gè)部分都在縮小。二、現(xiàn)代MOS器件的一些物理效應(yīng)短溝道效應(yīng)（SCE）微小尺寸效應(yīng)，狹義的定義，是指隨溝道縮短，閾值電壓減小（n溝）或增大（p溝）的效應(yīng)（VTrolloff）。VTrollo

5、ff現(xiàn)象包括VDS很低時(shí)測(cè)定VT隨Lg變化和VDS很高時(shí)VT隨Lg的變化。DIBL效應(yīng)與器件穿通DIBL即漏電壓感應(yīng)源勢(shì)壘下降效應(yīng)，是器件二維效應(yīng)與強(qiáng)電場(chǎng)效應(yīng)結(jié)合的結(jié)果。當(dāng)漏結(jié)加較大的電壓時(shí)，結(jié)電場(chǎng)向源區(qū)發(fā)展，因?yàn)闇系篮苷孤┙Y(jié)電場(chǎng)與源結(jié)相耦合，當(dāng)VDS高到一定程度，漏的結(jié)電場(chǎng)就會(huì)影響源pn結(jié)的勢(shì)壘，使之降低，這便是DIBL效應(yīng)。一個(gè)明顯結(jié)果是使VT降低，因?yàn)樵磩?shì)壘下降，就可用較低柵壓使器件開啟。因?yàn)樵谝欢ǖ腣DS下，Lg越小DIBL導(dǎo)致的越大，因此DIBL也產(chǎn)生VTrolloff，而且VDS越高，VTrolloff效應(yīng)越顯著。同時(shí)DIBL效應(yīng)會(huì)

6、影響MOSFET的亞閾區(qū)特性，包括使S和Ioff退化。因此在深亞微米與亞0.1微米的設(shè)計(jì)中要避免或抑制DIBL效應(yīng)。熱載流子注入（InjectionofHotCarrier）熱載流子退化在短溝道下，如果電壓較大，橫向（溝道方向）和縱向（垂直溝道方向）的電場(chǎng)強(qiáng)度會(huì)大大增強(qiáng)。在強(qiáng)電場(chǎng)作用下，載流子能量大大提高，使其平均能量遠(yuǎn)大于kT，或等效載流子溫度Te超過環(huán)境（晶格）溫度T，這時(shí)載流子稱為熱載流子。熱載流子效應(yīng)熱載流子注入引起MOSFET器件性能退化的效應(yīng)柵感應(yīng)漏極漏電（GIDL）當(dāng)增強(qiáng)型器件處于關(guān)態(tài)（VGS=0）時(shí)，在漏與柵交疊處的柵氧化層中存在很

7、強(qiáng)的電場(chǎng)（>3×106V/cm），對(duì)于N型MOSFET，此電場(chǎng)方向由漏指向柵，漏極半導(dǎo)體內(nèi)部電勢(shì)遠(yuǎn)高于界面處電勢(shì)，即在漏極（交疊部分）靠近界面區(qū)的能帶發(fā)生強(qiáng)烈的向上彎曲，乃至表面反型為p型。因?yàn)殡s質(zhì)濃度大，該反型層下的耗盡區(qū)極窄，使之導(dǎo)帶電子可以直接隧道穿透到反型層的價(jià)帶區(qū)，與襯底流過來的空穴復(fù)合。因此，電子由漏極流入，空穴由襯底流入，形成了漏結(jié)的漏電流，這就是GIDL。GIDL效應(yīng)和漏區(qū)上的柵SiO2層質(zhì)量密切相關(guān)，因此它隨工藝條件而改變。GIDL是關(guān)態(tài)電流Ioff的主要組成，必須被限制在額定Ioff值之內(nèi)，這也是柵氧化層厚度下限的一個(gè)根源。實(shí)驗(yàn)

8、證明，對(duì)于優(yōu)質(zhì)的柵SiO2層，厚度到1.5nm仍將是安全的。遷移率的強(qiáng)電場(chǎng)效應(yīng)和漂移速度飽和遷移率的電場(chǎng)效應(yīng)對(duì)于提高深亞微