微機(jī)原理第5章存儲(chǔ)器系統(tǒng)ppt課件.ppt

《微機(jī)原理第5章存儲(chǔ)器系統(tǒng)ppt課件.ppt》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、第5章存儲(chǔ)器系統(tǒng)1主要內(nèi)容：存儲(chǔ)器系統(tǒng)的概念半導(dǎo)體存儲(chǔ)器的分類(lèi)及其特點(diǎn)半導(dǎo)體存儲(chǔ)芯片的外部特性及其與系統(tǒng)的連接存儲(chǔ)器擴(kuò)展技術(shù)高速緩存2存儲(chǔ)器分類(lèi)按所處的位置不同，分為：內(nèi)存和外存內(nèi)存：存放當(dāng)前運(yùn)行所需要的程序和數(shù)據(jù)，以便向CPU快速提供信息，存取速度快，但容量較小，且價(jià)格較高外存：用來(lái)存放當(dāng)前暫時(shí)不參與運(yùn)行的程序、數(shù)據(jù)和文件，以及一些永久性保存的程序、數(shù)據(jù)和文件，存儲(chǔ)容量大，價(jià)格低，但存取速度較慢3按存儲(chǔ)介質(zhì)，分為：磁存儲(chǔ)器（磁芯、磁盤(pán)及磁帶）、半導(dǎo)體存儲(chǔ)器（半導(dǎo)體集成電路存儲(chǔ)器）、光存儲(chǔ)器、激光光盤(pán)存儲(chǔ)器按工作方式分：RAM和ROM從器件原理分：TTL和MOS4§5.1概

2、述主要內(nèi)容：存儲(chǔ)器系統(tǒng)及其主要技術(shù)指標(biāo)半導(dǎo)體存儲(chǔ)器的分類(lèi)及特點(diǎn)兩類(lèi)半導(dǎo)體存儲(chǔ)器的主要區(qū)別5一、存儲(chǔ)器系統(tǒng)61.存儲(chǔ)器系統(tǒng)的一般概念將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同的存儲(chǔ)器用硬件、軟件或軟硬件相結(jié)合的方法連接起來(lái)系統(tǒng)的存儲(chǔ)速度接近最快的存儲(chǔ)器，容量接近最大的存儲(chǔ)器。構(gòu)成存儲(chǔ)系統(tǒng)。72.兩種存儲(chǔ)系統(tǒng)在一般計(jì)算機(jī)中主要有兩種存儲(chǔ)系統(tǒng)：Cache存儲(chǔ)系統(tǒng)主存儲(chǔ)器高速緩沖存儲(chǔ)器虛擬存儲(chǔ)系統(tǒng)主存儲(chǔ)器磁盤(pán)存儲(chǔ)器8Cache存儲(chǔ)系統(tǒng)對(duì)程序員是透明的目標(biāo)：提高存儲(chǔ)速度Cache主存儲(chǔ)器9虛擬存儲(chǔ)系統(tǒng)對(duì)應(yīng)用程序員是透明的。目標(biāo)：擴(kuò)大存儲(chǔ)容量主存儲(chǔ)器磁盤(pán)存儲(chǔ)器103.主要性能指標(biāo)存儲(chǔ)容量

3、（S）（字節(jié)、千字節(jié)、兆字節(jié)等）存取時(shí)間（T）（與系統(tǒng)命中率有關(guān)）命中率（H）T=H*T1+（1-H）*T2單位容量?jī)r(jià)格（C）訪(fǎng)問(wèn)效率（e）114.微機(jī)中的存儲(chǔ)器通用寄存器組及指令、數(shù)據(jù)緩沖棧高速緩存主存儲(chǔ)器聯(lián)機(jī)外存儲(chǔ)器脫機(jī)外存儲(chǔ)器片內(nèi)存儲(chǔ)部件內(nèi)存儲(chǔ)部件外存儲(chǔ)部件12二、半導(dǎo)體存儲(chǔ)器131.半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的半導(dǎo)體器件組成。能存放一位二進(jìn)制數(shù)的半導(dǎo)體器件稱(chēng)為一個(gè)存儲(chǔ)元。若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。142.內(nèi)存儲(chǔ)器的分類(lèi)內(nèi)存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）15隨機(jī)存取存儲(chǔ)器（RAM）RAM靜態(tài)存儲(chǔ)器（SR

4、AM）動(dòng)態(tài)存儲(chǔ)器（DRAM）16只讀存儲(chǔ)器（ROM）只讀存儲(chǔ)器掩模ROM一次性可寫(xiě)ROMEPROMEEPROM173.主要技術(shù)指標(biāo)存儲(chǔ)容量存儲(chǔ)單元個(gè)數(shù)×每單元的二進(jìn)制數(shù)位數(shù)存取時(shí)間實(shí)現(xiàn)一次讀/寫(xiě)所需要的時(shí)間存取周期連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間可靠性功耗18§5.2隨機(jī)存取存儲(chǔ)器掌握：SRAM與DRAM的主要特點(diǎn)幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接存儲(chǔ)器擴(kuò)展技術(shù)19一、靜態(tài)存儲(chǔ)器SRAM201.SRAM的特點(diǎn)存儲(chǔ)器中的信息既能隨時(shí)讀出，也能隨時(shí)寫(xiě)入，RAM中信息在關(guān)機(jī)后即消失分為DRAM和SRAM兩種SRAM：靜態(tài)RAM，利用半導(dǎo)體觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)表示“1

5、”和“0”。電源不關(guān)掉，SRAM的信息不會(huì)消失，不需要刷新電路。DRAM：動(dòng)態(tài)RAM，利用MOS管的柵極對(duì)其襯底間的分布電容保存信息，每個(gè)存儲(chǔ)單元所需MOS管較少，集成度高，功耗小，信息因電容漏電而逐漸消失，讀后需重寫(xiě)，需要刷新。212.典型SRAM芯片主要引腳功能工作時(shí)序與系統(tǒng)的連接使用22典型SRAM芯片SRAM6264：容量：8KX8b雙列直插式芯片，28個(gè)引腳，其中一個(gè)空引腳23SRAM6264控制信號(hào)24SRAM6264寫(xiě)時(shí)序25SRAM6264讀時(shí)序263.8088總線(xiàn)信號(hào)8088總線(xiàn)A19-A0A15-A0MEMR、MEMWIOR、IOW、AEN存儲(chǔ)器輸入/輸

6、出RD、WR274.SRAM接口設(shè)計(jì)存儲(chǔ)器與CPU的接口應(yīng)該包括三部分內(nèi)容：與地址總線(xiàn)的接口與數(shù)據(jù)總線(xiàn)的接口與相應(yīng)控制線(xiàn)的接口存儲(chǔ)器接口設(shè)計(jì)關(guān)鍵在于片選信號(hào)的連接片選有兩種設(shè)計(jì)方法全地址譯碼部分地址譯碼281）邏輯門(mén)組合---全地址譯碼全地址譯碼有兩種：邏輯門(mén)組合法、譯碼器法邏輯門(mén)組合法：依靠門(mén)電路對(duì)地址線(xiàn)進(jìn)行組合，從而得到需要的地址范圍使用“與”、“或”、“非”、“與非”、“或非”等29例A19A18A17A16A15A14A13&?1CS11SRAM6264CS2+5V0111100030存儲(chǔ)器地址片選地址片內(nèi)地址高位地址低位地址內(nèi)存地址316264芯片的編址片首地址A

7、19A12A0A19A12A00000000000000XXXXXXXXXXXXXX1111111111111片尾地址326264芯片全地址譯碼例片首地址A19A12A0A19A12A00000000000000111100011110001111111111111片尾地址該6264芯片的地址范圍=F0000H~F1FFFH33全地址譯碼例若已知某SRAM6264芯片在內(nèi)存中的地址為：3E000H～3FFFFH試畫(huà)出將該芯片連接到系統(tǒng)的譯碼電路。34全地址譯碼例設(shè)計(jì)步驟：寫(xiě)出地址范圍的二進(jìn)制表示；確定各高位地址狀態(tài)