硅集成電路工藝基礎(chǔ)10.ppt

《硅集成電路工藝基礎(chǔ)10.ppt》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第十章工藝集成集成電路工藝主要分為以下幾大類：氧化：干氧氧化、濕氧氧化、水汽氧化CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射外延擴散離子注入光刻：紫外光刻、X射線光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕工藝集成：運用各類工藝技術(shù)形成電路結(jié)構(gòu)的制造過程制膜工藝摻雜工藝圖形轉(zhuǎn)換自隔離：MOSFET源、漏極的導(dǎo)電類型相同，并與襯底導(dǎo)電類型相反，所以MOSFET本身就被pn結(jié)隔離，即自隔離(self-isolated)。源漏電流只有在導(dǎo)電溝道形成后才能形成，只要相鄰晶體管之間不存在導(dǎo)電溝道，相鄰晶體管間便不會存在顯著的電流。只要維持源-襯

2、底pn結(jié)和漏-襯底pn結(jié)的反偏，MOSFET便能維持自隔離。MOS集成電路的晶體管之間不需要pn結(jié)隔離，可大大提高集成度。10.1.1MOS集成電路中的隔離10.1、集成電路中的隔離寄生MOSFET：由于集成電路是通過金屬引線實現(xiàn)互聯(lián)的，當(dāng)金屬引線經(jīng)過兩個MOSFET之間的區(qū)域(場區(qū))時，會形成寄生的MOSFET。如圖所示，寄生的MOSFET以金屬引線為柵、引線下兩個MOSFET間的區(qū)域為寄生導(dǎo)電溝道、高摻雜區(qū)(2)和(3)為源漏。因此，MOS集成電路中的隔離主要是防止形成寄生的導(dǎo)電溝道，即防止場區(qū)的寄生MOSFET開啟。防止場區(qū)的寄生MOSFE

3、T開啟的方法：提高寄生MOSFET的閾值電壓，使寄生場效應(yīng)晶體管的閾值電壓高于集成電路的工作電壓。通常場區(qū)的閾值電壓要比集成電路的電源電壓高3～4V，以使相互隔離的兩個MOSFET間的漏電流小于lpA。提高場效應(yīng)晶體管閾值電壓的方法主要有兩種：增加場區(qū)SiO2的厚度，但是過厚的氧化層將產(chǎn)生過高的臺階，從而引起臺階覆蓋的問題，通常場氧化層厚度為柵氧化層厚度的7-10倍。增大氧化層下的溝道摻雜濃度，即形成溝道阻擋層。通常利用離子注入方法提高場氧化層下硅表面區(qū)的雜質(zhì)濃度。在MOS集成電路中同時使用上述兩種方法進行器件的隔離，從而提高場區(qū)晶體管的閾值電壓

4、。首先在清洗后的硅片上熱氧化制備20-60nm的SiO2層，稱為SiO2襯墊或SiO2緩沖層，用于減緩Si襯底與Si3N4層之間的應(yīng)力。通常緩沖層越厚，Si與Si3N4間的應(yīng)力越小，但是由于橫向氧化作用，厚的緩沖層將削弱作為氧化阻擋層的Si3N4的阻擋作用，改變有源區(qū)的形狀和尺寸。在SiO2緩沖層上，利用CVD工藝淀積一層厚度為100～200nm的Si3N4層作為氧化阻擋層。光刻和刻蝕Si3N4層和SiO2層以形成場氧區(qū)。場氧化層是采用選擇氧化方法制備的，稱為局部場氧化工藝，即LOCOS隔離工藝（LOCalOxidationofSilicon）。

5、LOCOS方法形成的厚SiO2層是半埋入方式的，可以減小表面的臺階高度。在工藝上厚的場氧化層和高濃度雜質(zhì)注入是利用同一次光刻完成的。LOCOS隔離工藝在光刻膠保護下進行離子注入，提高場氧化層下溝道的雜質(zhì)濃度，形成溝道阻擋層，提高寄生場氧MOSFET的閾值電壓。去除光刻膠后進行場區(qū)氧化，在已形成的溝道阻擋層上熱氧化生長0.3～1.0μm的場SiO2層，形成器件的隔離。最后去除Si3N4層。由于氧化劑通過SiO2層橫向擴散，使氧化反應(yīng)橫向擴展，生成逐漸變薄的SiO2層，通常稱為鳥嘴。由于鳥嘴的形成，使場氧區(qū)向器件有源區(qū)橫向擴展，通常0.5～0.6μm

6、厚的場氧化層每個邊緣約有0.5μm的鳥嘴區(qū)域。鳥嘴區(qū)屬于無用的過渡區(qū)，對提高集成電路的集成度不利。在亞微米集成電路制備中，對LOCOS隔離工藝進行改進，出現(xiàn)了減小鳥嘴，提高表面平坦化的隔離方法。1.回刻的LOCOS工藝：通過回刻除去部分場氧化層，從而使表面平坦并恢復(fù)部分被鳥嘴占去的有源區(qū)。2.多晶硅緩沖層的LOCOS工藝：由于鳥嘴的形成與二氧化硅緩沖層密切相關(guān)，減薄二氧化硅緩沖層可以減小鳥嘴的尺寸，因此在多晶硅緩沖層的LOCOS工藝中，利用多晶硅和二氧化硅疊層替代單一的二氧化硅緩沖層(多晶硅50nm/SiO25~10nm)，可以大大降低鳥嘴的尺寸

7、。3.界面保護的局部氧化工藝：在緩沖二氧化硅層之下直接先淀積一薄層10nm左右的氮化硅，從而保護了Si界面，抑制氧化氣氛的橫向擴散，大大降低了鳥嘴的尺寸。LOCOS隔離工藝的改進---減小鳥嘴側(cè)墻掩蔽隔離是一種無鳥嘴的隔離工藝。SiO2和Si3N4層的制備和普通的LOCOS工藝相同，但刻蝕時，除了刻蝕Si3N4和SiO2外還需要腐蝕硅層，腐蝕的硅層厚度約為場氧化層厚度的一半。通常采用KOH等各向異性腐蝕法，在<100>硅表面形成傾斜60度左右的側(cè)墻。隨后再淀積第二層SiO2緩沖層和Si3N4層，并采用CVD方法在上面淀積一層SiO2。各向異性腐蝕

8、CVDSiO2層以后，只剩下側(cè)墻部分。在SiO2側(cè)墻保護下腐蝕Si3N4和SiO2層直至露出硅，然后再去除CVDSiO2側(cè)墻，形成由Si