升壓斬波電路設計

升壓斬波電路設計

ID:6677553

大小:29.50 KB

頁數(shù):6頁

時間:2018-01-22

升壓斬波電路設計_第1頁
升壓斬波電路設計_第2頁
升壓斬波電路設計_第3頁
升壓斬波電路設計_第4頁
升壓斬波電路設計_第5頁
資源描述:

《升壓斬波電路設計》由會員上傳分享,免費在線閱讀,更多相關內容在行業(yè)資料-天天文庫。

1、升壓斬波電路設計doc文檔可能在WAP端瀏覽體驗不佳。建議您優(yōu)先選擇TXT,或下載源文件到本機查看。作者LR電力電子實訓報告專業(yè)班級:電氣工程及其自動化學生姓名:學號:指導老師:日期:2010年11月17日作者LR實訓目的:實訓目的:目的1.培養(yǎng)學生文獻檢索的能力;2.培養(yǎng)學生綜合分析問題、發(fā)現(xiàn)問題和解決問題的能力;3.培養(yǎng)學生運用知識的能力和工程設計的能力;4.提高學生的電力電子裝置分析和設計能力。1.升壓斬波工作原理1.1主電路工作原理1)工作原理假設L和C值很大。V處于通態(tài)時,電源E向電感L充電,電流恒定I1

2、,電容C向負載R供電,輸出電壓Uo恒定。V處于斷態(tài)時,電源E和電感L同時向電容C充電,并向負載提供能量。圖1.1升壓斬波電路主電路圖首先假設電感L值很大,電容C值也很大。當V-G為高電平時,Q1導通,12V電源向L充電,充電基本恒定為I1,同時電容C上的電壓向負載R供電,因C值很大,基本保持輸出電壓uo為恒值,記為Uo。設V處于通態(tài)的時間為ton,此階段電感L上積儲的能量為EI1ton。V處于段當態(tài)時E和L共同向電容C充電,并向負載R提供能量。設V處于段態(tài)的時間為toff(U0?E)I1toff,則在此期間電感L釋

3、放的能量為。當電路工作于穩(wěn)態(tài)時,一個周期T中電感L積儲的能量于釋放的能量相等,即作者LREI1ton=(U0?E)I1toff化簡得(2-1)U0=ton+toffTE=Etofftoff(2-2)上式中的T/toff≥1,輸出電壓高于電源電壓。式(2-1)中T/toff為升壓比,調節(jié)其大小即可改變輸出電壓2)數(shù)量關系設V通態(tài)的時間為ton,此階段L上積蓄的能量為設V斷態(tài)的時間為toff,則此期間電感L釋放能量為穩(wěn)態(tài)時,一個周期T中L積蓄能量與釋放能量相等:Uo的大小。T/toff>1,輸出電壓高于電源電壓,故為升

4、壓升壓斬波電路升壓電壓升高得原因:電感L儲能使電壓泵升的作用電容C可將輸出電壓保持住1.2晶閘管的觸發(fā)電路作用:產(chǎn)生符合要求的門極觸發(fā)脈沖,保證晶閘管在需要的時刻由阻斷轉作用為導通。廣義上講,還包括對其觸發(fā)時刻進行控制的相位控制電路。晶閘管觸發(fā)電路應滿足下列要求:晶閘管觸發(fā)電路應滿足下列要求:1、觸發(fā)脈沖的寬度應保證晶閘管可靠導通(結合擎住電流的概念)2、觸發(fā)脈沖應有足夠的幅度作者LR3、不超過門極電壓、電流和功率定額,且在可靠觸發(fā)區(qū)域之內4、應有良好的抗干擾性能、溫度穩(wěn)定性及與主電路的電氣隔離IMItt1t2t3

5、t4圖1-2(3IGT~5IGT)理想的晶閘管觸發(fā)脈沖電流波形t1~t2?脈沖前沿上升時間(<1μs)t1~t3?強脈寬度IM?強脈沖幅值t1~t4?脈沖寬度I?脈沖平頂幅值(1.5IGT~2IGT)圖1-3常見的晶閘管觸發(fā)電路V1、構成脈沖放大環(huán)節(jié),V2脈沖變壓器TM和附屬電路構成脈沖輸出環(huán)節(jié);V1、V2導通時,通過脈沖變壓器向晶閘管的門極和陰極之間輸出觸發(fā)脈沖;VD1和R3是為了V1、V2由導通變?yōu)榻刂箷r脈沖變壓器TM釋放其儲存的能量而設。1.3驅動電路作者LR驅動電路——主電路與控制電路之間的接口驅動電路使電

6、力電子器件工作在較理想的開關狀態(tài),縮短開關時間,減小開關損耗,對裝置的運行效率、可靠性和安全性都有重要的意義對器件或整個裝置的一些保護措施也往往設在驅動電路中,或通過驅動電路實現(xiàn)驅動電路的基本任務:驅動電路的基本任務將信息電子電路傳來的信號按控制目標的要求,轉換為加在電力電子器件控制端和公共端之間,可以使其開通或關斷的信號對半控型器件只需提供開通控制信號對全控型器件則既要提供開通控制信號,又要提供關斷控制信號驅動電路還要提供控制電路與主電路之間的電氣隔離環(huán)節(jié),一般采用光隔離或磁隔離光隔離一般采用光耦合器磁隔離的元件

7、通常是脈沖變壓器圖1-3沖使光耦關斷時,電力MOSFET的一種驅動電路圖中是一種采用光耦合隔離的由V2、V3組成的驅動電路。當控制脈光耦輸出低電平,使V2截至,V3導通,MOSFET在DZ1反偏作用下關斷。當控制脈作者LR沖使光耦導通時,光耦輸出高電平,使V2導通,V3截至,經(jīng)VCC、V2、RG產(chǎn)生的.正向驅動電壓使MOS管開通。電源+VCC可由DC/DC芯片提供。的一種驅動電路:電氣隔離和晶體管放大電路兩部分;無電力MOSFE的一種驅動電路輸入信號時高速放大器A輸出負電平,V3導通輸出負驅動電壓;當有輸入信號時A

8、輸出正電平,V2導通輸出正驅動電壓。在升壓斬波電路中,主電路和控制電路共地,所以驅動不用隔離。在降壓斬波電路中則需要在控制電路和主電路之間加隔離。本實驗裝置中采用的隔離方法是,先加一級光耦隔離,在加一級推挽電路進行放大。為了得到最佳的波形,在調試的過程中對光耦兩端的電阻進行合理的搭配。其他驅動電路驅動電路:1.3.1其他驅動電路:SCR驅動電路和GTO驅動電

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。