資源描述：
《數(shù)字頻率計測頻系統(tǒng)的設計畢業(yè)論文》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在學術論文-天天文庫。
1、南京信息職業(yè)技術學院畢業(yè)設計論文作者學號系部電子信息學院專業(yè)無線電技術題目數(shù)字頻率計測頻系統(tǒng)的設計指導教師評閱教師完成時間：2014年3月30日畢業(yè)設計(論文)中文摘要21（題目）：數(shù)字頻率計測頻系統(tǒng)的設計摘要：100Hz頻率計數(shù)器主要功能是在一定時間內(nèi)對頻率的計算，本篇論文主要介紹了頻率計數(shù)器的實現(xiàn)：系統(tǒng)以MAX+PULSLLII為開發(fā)環(huán)境，通過VHDL語言作為硬件描述語言實現(xiàn)對電路結(jié)構的描述。在VHDL語言中采用了一系列的語句,例如:元件例化、if語句、case、when語句等。并對程序中的輸入輸出端口進行了解釋，給出實現(xiàn)代碼和仿真波形。關鍵詞：100Hz頻率計；MAX+PULSLLII
2、；VHDL；元件例化；仿真畢業(yè)設計(論文)外文摘要Title:theDesignofdigitalfrequencymeter21measuringfrequencysystemsAbstract:100Hzfrequencycounterisaprimaryfunctionofthefrequencywithinacertainperiodoftimecalculation,thispaperintroducestherealizationoffrequencycounters:thesysteminordertoMAX+PULSLLIIforthedevelopmentoftheenvi
3、ronment,throughtheVHDLhardwaredescriptionlanguageasalanguageimplementationofthecircuitstructuredescription.VHDLlanguageusedinaseriesofstatements,suchas:componentinstantiation,ifsuchstatementcasewhenstatement.Andprograminputandoutputportsoftheinterpretationgiventoachievethecodeandsimulationwaveforms
4、.keywords:100Hzfrequencycounter;MAX+PULSLLII;VHDL;simulation;componentcases目錄引言51數(shù)字頻率計測頻系統(tǒng)設計概述5211.1設計要求51.2設計意義52電路數(shù)字頻率計測頻系統(tǒng)設計方案62.1產(chǎn)生子模塊72.1.1分頻模塊72.1.2分頻程序及仿真圖82.2計數(shù)模塊92.2.1計數(shù)模塊分析92.2.2計數(shù)模塊程序及仿真圖102.3顯示模塊112.3.1七段數(shù)碼管的描述122.3.2八進制計數(shù)器142.3.3計數(shù)位選擇電路152.4總體功能描述163電路數(shù)字頻率計測頻系統(tǒng)頂層文件174.結(jié)論194.1系統(tǒng)缺點194.2改
5、進方法19致謝19參考文獻19附表元件清單20引言VHDL（VeryHighSpeedIntegratedCircuitHardwareDescription21Language,超高速集成電路硬件描述語言）誕生于1982年，是由美國國防部開發(fā)的一種快速設計電路的工具，目前已經(jīng)成為IEEE（TheInstituteofElectricalandElectronicsEngineers）的一種工業(yè)標準硬件描述語言。相比傳統(tǒng)的電路系統(tǒng)的設計方法，VHDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（ToptoDown）和基于庫（LibraryBased）的設計的特點，因此設計者可以不必了解硬件
6、結(jié)構。從系統(tǒng)設計入手，在頂層進行系統(tǒng)方框圖的劃分和結(jié)構設計，在方框圖一級用VHDL對電路的行為進行描述，并進行仿真和糾錯，然后在系統(tǒng)一級進行驗證，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，下載到具體的CPLD器件中去，從而實現(xiàn)可編程的專用集成電路（ASIC）的設計。數(shù)字頻率計是數(shù)字電路中的一個典型應用，實際的硬件設計用到的器件較多，連線比較復雜，而且會產(chǎn)生比較大的延時，造成測量誤差、可靠性差。隨著復雜可編程邏輯器件（CPLD）的廣泛應用，以EDA工具作為開發(fā)手段，運用VHDL語言。將使整個系統(tǒng)大大簡化。提高整體的性能和可靠性。本文用VHDL在CPLD器件上實現(xiàn)一種2b數(shù)字頻率計測
7、頻系統(tǒng)，能夠用十進制數(shù)碼顯示被測信號的頻率，不僅能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進行測量。具有體積小、可靠性高、功耗低的特點。1數(shù)字頻率計測頻系統(tǒng)設計概述1.1設計要求?獲得穩(wěn)定100Hz頻率?用數(shù)碼管的顯示?用VHDL寫出設計整個程序1.2設計意義?進一步學習VHDL硬件描述語言的編程方法和步驟。?運用VHDL硬件描述語言實現(xiàn)對電子元器件的功能控制。?熟悉并掌握元件例化語句
