12位元高速adc存儲(chǔ)電路設(shè)計(jì)與實(shí)現(xiàn)

《12位元高速adc存儲(chǔ)電路設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、12位元高速ADC存儲(chǔ)電路設(shè)計(jì)與實(shí)現(xiàn)作者：　武漢大學(xué)劉延華張承學(xué)代芬摘　要：在高速資料獲取中，高速ADC的選用和資料的存儲(chǔ)是兩個(gè)關(guān)鍵問題。本文介紹一種精度為12位元、採(cǎi)樣速率達(dá)25Msps的高速模數(shù)轉(zhuǎn)換器AD9225,並給出其與8位元RAM記憶體的介面電路。由於存儲(chǔ)操作的寫信號(hào)線是關(guān)鍵所在，故給出其詳細(xì)的獲取方法。關(guān)鍵字：高速ADC高速資料獲取AD9225引　言：　1AD9225的結(jié)構(gòu)　　AD9225是ADI公司生產(chǎn)的單片、單電源供電、12位精度、25Msps高速模數(shù)轉(zhuǎn)換器，片內(nèi)集成高性能的採(cǎi)樣保持放大器和參考電壓源。AD9225採(cǎi)用帶有誤差校正邏輯的四級(jí)差分流水結(jié)構(gòu)，以保證在25Msps

2、採(cǎi)樣率下獲得精確的12位元資料。除了最後一級(jí)，每一級(jí)都有一個(gè)低解析度的閃速A/D與一個(gè)殘差放大器（MDAC）相連。此放大器用來(lái)放大重建DAC的輸出和下一級(jí)閃速A/D的輸入差，每一級(jí)的最後一位作為冗餘位元，以校驗(yàn)數(shù)位誤差，其結(jié)構(gòu)如圖1所示。2AD9225的輸入和輸出　?。?）時(shí)鐘輸入　　AD9225採(cǎi)用單一的時(shí)鐘信號(hào)來(lái)控制內(nèi)部所有的轉(zhuǎn)換，A/D採(cǎi)樣是在時(shí)鐘的上升沿完成。在25Msps的轉(zhuǎn)換速率下，採(cǎi)樣時(shí)鐘的占空比應(yīng)保持在45％~55％之間；隨著轉(zhuǎn)換速率的降低，占空比也可以隨之降低。在低電平期間，輸入SHA處?kù)稈?cǎi)樣狀態(tài)；高電平期間，輸入SHA處?kù)侗３譅顟B(tài)。圖2為其時(shí)序圖。圖2中：　　　　tch

3、——高電平持續(xù)時(shí)間，最小值為18ns；tcl——低電平持續(xù)時(shí)間，最小值為18ns；tod——資料延遲時(shí)間，最小值為13ns。從時(shí)序圖可以看出：轉(zhuǎn)換器每個(gè)時(shí)鐘週期（上升沿）捕獲一個(gè)採(cǎi)樣值，三個(gè)週期以後才可以輸出轉(zhuǎn)換結(jié)果。這是由於AD9225採(cǎi)用的四級(jí)流水結(jié)構(gòu)，雖然可以獲得較高的解析度,但卻是以犧牲流水延遲為代價(jià)的?！　。?）模擬輸入AD9225的模擬輸入引腳是VINA、VINB，其絕對(duì)輸入電壓範(fàn)圍由電源電壓決定：　　　　　　　　　　其中，AVSS正常情況下為0V，AVDD正常情況下為+5V?！　D9225有高度靈活的輸入結(jié)構(gòu)，可以方便地和單端或差分輸入信號(hào)進(jìn)行連接。採(cǎi)用單端輸入時(shí)，VINA

4、可通過直流或交流方式與輸入信號(hào)耦合，VINB要偏置到合適的電壓；採(cǎi)用差分輸入時(shí)，VINA和VINB要由輸入信號(hào)同時(shí)驅(qū)動(dòng)?！　。?）數(shù)位輸出　　AD9225採(cǎi)用直接二進(jìn)位碼輸出12位元的轉(zhuǎn)換資料，並有一位元溢出指示位（OTR），連同最高有效位元可以用來(lái)確定資料是否溢出。圖3為溢出和正常狀態(tài)的邏輯判斷圖?！　　　　　　?AD9225參考電壓和量程的選用　　參考電壓VREF決定了AD9225的量程，即　　滿刻度量程=2×VREF　　VREF的值由SENSE引腳確定。如果SENSE與AVSS相連，VREF是2.0V，量程是0~4V；如果SENSE與VREF直接相連，VREF是1.0V，量程是0~2

5、V；如果SENSE與VREF通過電阻網(wǎng)路相連，則VREF可以是1.0~2.0V之間的任意值，量程是0~2VREF；如果SENSE與AVDD相連，表示禁用內(nèi)部參考源，即VREF由外部參考電壓源驅(qū)動(dòng)。內(nèi)部電路用到的參考電壓是出現(xiàn)在CAPT和CAPB端。表1是參考電壓和輸入量程的總結(jié)。4AD9225的存儲(chǔ)方案設(shè)計(jì)　　在高速資料獲取電路的實(shí)現(xiàn)中，有兩個(gè)關(guān)鍵的問題：一是類比信號(hào)的高速轉(zhuǎn)換；二是變換後資料的存儲(chǔ)及提取。AD9225的採(cǎi)樣速度可達(dá)25Msps，完全可以滿足大多數(shù)資料獲取系統(tǒng)的要求，故首要解決的關(guān)鍵問題是與記憶體的配合問題。在資料獲取電路中,有以下幾種存儲(chǔ)方案可供選擇。（1）分時(shí)存儲(chǔ)方案分

6、時(shí)存儲(chǔ)方案的原理是將高速採(cǎi)集到的資料進(jìn)行分時(shí)處理,通過高速鎖存器按時(shí)序地分配給Ｎ個(gè)記憶體。雖然電路中增加了SRAM的片數(shù)，但使存儲(chǔ)深度增加，用低價(jià)格的SRAM構(gòu)成高速資料存儲(chǔ)電路，獲得較高的（單位速度×單位存儲(chǔ)深度）/價(jià)格比。但由於電路單數(shù)據(jù)口的特點(diǎn)，不利於資料的即時(shí)處理，並且為使資料被鎖存後留有足夠的時(shí)間讓記憶體完成資料的存儲(chǔ)，需要產(chǎn)生特殊的寫信號(hào)線。（2）雙埠存儲(chǔ)方案雙埠記憶體的特點(diǎn)是，在同一個(gè)晶片裏，同一個(gè)存儲(chǔ)單元具有相同的兩套定址機(jī)構(gòu)和輸入輸出機(jī)構(gòu)，可以通過兩個(gè)埠對(duì)晶片中的任何一個(gè)位址作非同步的讀和寫操作，讀寫時(shí)間最快達(dá)到十幾ns。當(dāng)兩個(gè)埠同時(shí)(5ns以內(nèi))對(duì)晶片中同一個(gè)存儲(chǔ)單元定

7、址時(shí),晶片中有一個(gè)協(xié)調(diào)電路將參與協(xié)調(diào)。雙埠記憶體方案適用於小存儲(chǔ)深度、資料即時(shí)處理的場(chǎng)合。由於雙埠記憶體本身具備了兩套定址系統(tǒng)，在電路的設(shè)計(jì)時(shí)，可以免去在資料存儲(chǔ)和讀取時(shí)對(duì)位址時(shí)鐘信號(hào)的切換問題的考慮，使資料變得簡(jiǎn)單和快捷。（3）先進(jìn)先出存儲(chǔ)方案先進(jìn)先出記憶體的同一個(gè)存儲(chǔ)單元配備有兩個(gè)口：一個(gè)是輸入口，只負(fù)責(zé)資料的寫入；另一個(gè)是輸出口，只負(fù)責(zé)資料的輸出。先進(jìn)先出（FIFO）記憶體方案適用於小存儲(chǔ)深度，資料需即時(shí)處理的場(chǎng)合