基于fpga的pwm發(fā)生器的研究與設(shè)計

《基于fpga的pwm發(fā)生器的研究與設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、基于FPGA的PWM發(fā)生器的研究與設(shè)計摘要PWM(脈沖寬度調(diào)制)是一種利用數(shù)字信號來控制模擬電路的控制技術(shù)，廣泛應(yīng)用于電源、電機、伺服系統(tǒng)、通信系統(tǒng)等電力電子設(shè)備。PWM技術(shù)在逆變電路中的應(yīng)用最為廣泛，也是變頻技術(shù)的核心，同時在機床，液壓位置控制系統(tǒng)等機械裝置中也發(fā)揮著重要的作用。PWM技術(shù)已經(jīng)成為控制領(lǐng)域的一個熱點，因此研究PWM發(fā)生器有十分重要的意義。論文研究的主要內(nèi)容是用任意波形作為調(diào)制信號通過特定的方法來產(chǎn)生所需要的PWM波形，任意波形的合成和PWM波形的生成是兩個主要任務(wù)。波形合成采用直接數(shù)字頻率合成(DDS)技術(shù)來實現(xiàn)。DDS技術(shù)以相位為地址，通過查找離散幅度數(shù)據(jù)進行波形

2、合成，具有輸出波形相位變化連續(xù)、分辨率高、頻率轉(zhuǎn)換速率快的優(yōu)點，而且通過設(shè)置控制字可靈活方便地改變輸出頻率，是目前波形合成的主流方法。實現(xiàn)PWM發(fā)生器的設(shè)計方法有多種，本文采用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)PWM波的產(chǎn)生。FPGA的設(shè)計是以Altera公司的QuartusII軟件為開發(fā)平臺，采用VHDL語言為來完成內(nèi)部各功能模塊的設(shè)計輸入、編譯、仿真等調(diào)試工作，目標(biāo)載體選用Altera公司的CycloneIII系列器件。關(guān)鍵詞：脈沖寬度調(diào)制；直接數(shù)字頻率合成；現(xiàn)場可編程門陣列PWM發(fā)生器的現(xiàn)狀及發(fā)展從信號的產(chǎn)生方法來說，工程上常見的PWM波產(chǎn)生方法有：1．三角波比較法三角波比較法

3、根據(jù)三角載波與正弦調(diào)制波的交點來確定逆變器功率開關(guān)器件的開關(guān)時刻，可以由模擬電子電路、數(shù)字電子電路或?qū)Ｓ么笠?guī)模集成電路芯片等硬件實現(xiàn)，也可以用微型計算機通過軟件生成SPWM。2．滯環(huán)比較法該方法較多應(yīng)用于電流跟蹤控制。此法的優(yōu)點是硬件電路簡單，屬于實時控制方式，反應(yīng)快，不用載波，輸出中不含特定頻率諧波分量。其不足之處是檢測信號的傳感器必須是具有寬頻帶的高性能傳感器3．空間電壓矢量法空間電壓矢量法(SVPWM)也叫磁通正弦PWM法。它以三相對稱正弦波電壓供電時交流電動機的理想磁通圓為基準，用逆變器不同的開關(guān)模式所產(chǎn)生實際磁通去逼近基準圓磁通，由它們的比較結(jié)果決定逆變器的開關(guān)，形成PWM

4、波形。4．單周控制法單周控制法作為一種新型非線性控制技術(shù)提出，它可應(yīng)用于PWM控制、軟開關(guān)等。這種方法的基本思想是在每個周期內(nèi)強迫開關(guān)變量的平均值與控制參考量相等或成比例。從PWM信號發(fā)生器設(shè)計方法的改進和發(fā)展來看，可以大致分為三個階段：1．基于分立器件的階段在這一階段，受器件生產(chǎn)工藝、集成度和計算機應(yīng)用水平的影響，PWM發(fā)生器的設(shè)計方法主要采用電阻、電容、晶體管電路完成，模擬電子技術(shù)的應(yīng)用占主導(dǎo)地位，PWM信號的產(chǎn)生主要由分立元件組成的控制電路完成。2．基于控制器的階段二十世紀七十年代以后，隨著芯片制造水平和軟件應(yīng)用技術(shù)的提高，PWM發(fā)生器的設(shè)計越來越多地采用基于控制器的方法來實現(xiàn)

5、。在這里把微控制器(主要指各類單片機)、數(shù)字信號處理器(DSP)、工業(yè)控制計算機等籠統(tǒng)稱為控制器，其中單片機是應(yīng)用非常廣泛的控制器之一。但單片機由于本身結(jié)構(gòu)所引起的運行速度慢、無法提供更高的時鐘頻率等缺點制約了PWM波形信號的精度和頻率。即便是采用DSP作為控制器，系統(tǒng)的運行速度雖然會得到很大的提高，但對于高頻的PWM信號仍然難以完成，而且對于用任意波形來調(diào)制產(chǎn)生PWM波形難度也比較大。3．基于全數(shù)字化設(shè)計方法的階段EDA技術(shù)被譽為二十一世紀的十大技術(shù)之一。PWM信號發(fā)生電路以及其它電路的設(shè)計越來越多地采用基于大規(guī)模可編程邏輯器件的設(shè)計方法，其中基于現(xiàn)場可編程門陣列(FPGA)和復(fù)雜

6、可編程邏輯器件(CPLD)這兩大類器件的設(shè)計成為主流。依靠PLD器件所提供的高頻時鐘和豐富的可編程資源，PWM信號發(fā)生器主體電路可完全在一片器件內(nèi)部完成，提高了系統(tǒng)的集成度和抗干擾能力，降低了功耗和成本，同時也能非常容易地實現(xiàn)用任意波形(可以在PLD內(nèi)部實現(xiàn)DDS電路)來調(diào)制產(chǎn)生PWM信號，信號的輸出頻率也能達到很高。1.相關(guān)技術(shù)與工具介紹1.1技術(shù)簡介1.1.1DDS技術(shù)DDS技術(shù)是建立在采樣定理礎(chǔ)上的。DDS的關(guān)鍵部分是相幅轉(zhuǎn)換部分，根據(jù)相幅轉(zhuǎn)換方式的不同，DDS大致分為兩類。ROM查詢表法：ROM中存儲有不同相位對應(yīng)的幅度值，相位累加器輸出的相位值尋址ROM，ROM輸出對應(yīng)的幅

7、度序列，實現(xiàn)相幅轉(zhuǎn)換。計算法：對相位累加器輸出的相位值通過數(shù)學(xué)計算的方法得到對應(yīng)的幅度值，實現(xiàn)相幅轉(zhuǎn)換?；赗OM查詢表法的DDS電路設(shè)計十分常用，電路一般由相位累加器、移相累加器、ROM波形表存儲器組成。其工作原理是：由相位累加器完成相位地址的累加，累加的一方是相位每次變化的長度，另一方是累加器上一次輸出結(jié)果的反饋值。相位累加器的輸出一方面反饋到輸入端作為下一次累計的一個輸入，另一方面根據(jù)需要進行合理的截斷，將截斷后的地址送入移相累加器；移相累加器的主要