資源描述：
《dsp常見問題及解決》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、問：我測(cè)試你們的程序的時(shí)候，gomain進(jìn)不去主函數(shù)，進(jìn)入的是一段匯編。是怎么回事？答：程序如果要進(jìn)行設(shè)斷點(diǎn)，觀察變量等操作，要先調(diào)入project文件，然后再調(diào)入out文件。如果是可以直接執(zhí)行能看到結(jié)果的，就直接調(diào)入out文件，run就可以。問：CY68013的固件程序怎么修改？答：在把QQ2812都研究清楚了，有精力有興趣自己可以買一本EZ-USB的書好好看看。在此之前，請(qǐng)不要隨便更改固件代碼，因?yàn)橐坏┏鲥e(cuò)，可能帶來(lái)不必要的麻煩。固件代碼是通過USBControlPanel，使用USB接口進(jìn)行下載的。：2812的主頻是最大150M，我如果想設(shè)為100M是
2、在那里設(shè)置？答：打開工程，在Source文件夾下，打開DSP28_SysCtro.c文件，找到如下語(yǔ)句，修改即可。//InitalizePLLSysCtrlRegs.PLLCR=0x02;///鎖相環(huán)產(chǎn)生的時(shí)鐘頻率定標(biāo),這里配置為30M問：為什么我的程序在SRAM中正常，燒入Flash后不對(duì)？答：1、請(qǐng)先確認(rèn)你編譯的時(shí)候使用了flash.cmd，推薦使用我們提供的flash.cmd，如果自己更改了這個(gè)文件，請(qǐng)先確認(rèn)cmd文件的正確性；2、編譯的時(shí)候，如果選擇release模式，請(qǐng)檢查一下buildoption，把其中的optlevel改為none，即取消編譯
3、優(yōu)化選項(xiàng)，很多語(yǔ)句在優(yōu)化的時(shí)候可能會(huì)產(chǎn)生錯(cuò)誤的優(yōu)化結(jié)果?；蛘哌x擇debug模式編譯，燒寫正確后再改為release模式，通過對(duì)比兩種模式的編譯選項(xiàng)也能看出其中的區(qū)別。3、程序在flash中運(yùn)行會(huì)比在ram中運(yùn)行大概慢20％，因此對(duì)于一些時(shí)序敏感的外設(shè)，比如usb總線，就有可能需要調(diào)整時(shí)序，否則就會(huì)有問題。問：數(shù)碼管LED顯示的時(shí)候發(fā)送的數(shù)據(jù)是怎么規(guī)定和產(chǎn)生的？答：其實(shí)如果自己看程序和原理圖自己就可以知道是怎么產(chǎn)生的。數(shù)碼管數(shù)據(jù)如下：Uint16SpiCode[]={0x7E7E,0x2929,0x2c2c,0x6666,0xa4a4,0xa0a0,0x3e3
4、e,0x2020,0x2424,0x2222,0xe0e0,0xb1b1,0x6868,0xa1a1,0xa3a3,0xffff,0xdfdf};數(shù)碼管的筆畫對(duì)應(yīng)關(guān)系如下：??63??7??42??0??1??5就是說0～7分別對(duì)應(yīng)筆畫的a～h，在原理圖看就是分別連接的Q0～Q7這個(gè)數(shù)碼管的型號(hào)是LG3611BH，是共陽(yáng)級(jí)的，也就是說某個(gè)筆畫為0的時(shí)候，這個(gè)筆畫被點(diǎn)亮。我們以"1",0x7E7E為例說明7E的二進(jìn)制是01111110，對(duì)應(yīng)點(diǎn)亮的就是Q0和Q7，也就是“1”了。其他的自己拿筆畫一下就清楚了。問：FPGA中的各個(gè)外設(shè)地址是如何定義和產(chǎn)生的？答：2
5、812開發(fā)板使用XZCS0ANDCS1來(lái)片選CPLD（XINTFZONE1），這里是當(dāng)CS1=1的時(shí)候?qū)ν庠O(shè)譯碼，因此外設(shè)起始地址為0x4000。從DSP引入FPGA進(jìn)行邏輯粘合的地址線有6根，分別為：A8~A13，F(xiàn)PGA使用這6根地址線產(chǎn)生不同外設(shè)的地址。以LED燈地址為例說明，LED燈的地址為0x4100?？碏PGA代碼，找到如下這段`defineLedAdd??6'h01這個(gè)就是說A13~A8這個(gè)地址為01的時(shí)候，選中LED燈。.對(duì)照如下：A13A12A11A10A9A8A7A6??A5A4??A3??A2A1A0??0??0??0??0??0??1
6、??x??x??x??x??x??x??x??x那么A14～A0的數(shù)據(jù)即為：0x4100 問：關(guān)于可屏蔽中斷的問題板上的那幾路中斷管腳分別對(duì)應(yīng)的是DSP的那幾個(gè)管腳？原理圖上我看不出來(lái)？能不能告訴我那幾路可屏蔽中斷分別對(duì)應(yīng)的是那幾個(gè)中斷向量？比如您那個(gè)可以用按鍵進(jìn)行試驗(yàn)的對(duì)應(yīng)的是INT1，其他的呢？答：EXINT1~5中斷從cpld輸入，輸出int1接到了dsp的xint1，看原理圖可以看到。詳細(xì)可參看Ex09_Ext_Int實(shí)驗(yàn)。//實(shí)驗(yàn)?zāi)康?通過實(shí)驗(yàn)了解DSP內(nèi)部的外部中斷控制寄存器,知道怎樣去實(shí)現(xiàn)外中斷.//硬件電路描述:要知道F2812有三個(gè)獨(dú)立的外
7、部可屏蔽中斷XINT1,XINT2,XINT13和//????????一個(gè)不可屏蔽中斷XNMI(和XINT13共用一個(gè)腳),我們的電路用CPLD//????????擴(kuò)展出了5個(gè)可屏蔽中斷EXINT1,EXINT2,EXINT3,EXINT4,EXINT5和//????????2個(gè)不可屏蔽中斷NMI1和NMI2.//??????1、外部擴(kuò)展的5個(gè)可屏蔽中斷通過CPLD之后,CPLD輸出一INT1與DSP的//????????外中斷一XINT1連接在一起;//??????2、外部擴(kuò)展的2個(gè)不可屏蔽中斷通過CPLD之后,CPLD輸出一NMI1與DSP//?????
8、???的XNMI連接到了一起//??????3、DS
