資源描述:
《中頻數(shù)字接收機(jī)中的niosⅱ設(shè)計(jì)與應(yīng)用》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫(kù)。
1、中頻數(shù)字接收機(jī)中的NIOSⅡ設(shè)計(jì)與應(yīng)用摘要SOPC(可編程片上系統(tǒng))技術(shù)是當(dāng)前嵌入式系統(tǒng)開發(fā)的一個(gè)研究熱點(diǎn),基于SOPC技術(shù)的嵌入式處理器在通信領(lǐng)域也越來(lái)越多地被廣泛應(yīng)用。本文介紹一種基于嵌入式軟核處理器NIOSⅡ的中頻數(shù)字接收機(jī),分析了新一代NIOSⅡ內(nèi)核處理器的特點(diǎn),并從硬件和軟件兩個(gè)方面來(lái)論述NIOSⅡ系統(tǒng)設(shè)計(jì)的開發(fā)流程。同時(shí)論述了該系統(tǒng)在通信領(lǐng)域具有較好的應(yīng)用價(jià)值。關(guān)鍵詞SOPC;NIOSⅡ;中頻數(shù)字接收機(jī);軟件無(wú)線電;數(shù)字下變頻1引言隨著現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)技術(shù)的日益成熟,基于片上可編程系統(tǒng)(SOPC)的嵌入
2、式處理器越來(lái)越多地受到人們的關(guān)注,嵌入式系統(tǒng)已廣泛應(yīng)用到通信、家電和控制等眾多領(lǐng)域。將NiosⅡ嵌入式處理器軟核應(yīng)用到數(shù)字化接收機(jī)中,在FPGA中嵌入NIOSⅡ軟核處理器,大大增強(qiáng)了整個(gè)設(shè)計(jì)系統(tǒng)的靈活性和完整性。在中頻數(shù)字接收機(jī)中,完成模擬中頻信號(hào)預(yù)處理,數(shù)模變換,數(shù)字下變頻等信號(hào)接收功能。通過(guò)軟件編程的方法實(shí)現(xiàn)了嵌入式處理器在整個(gè)系統(tǒng)中的應(yīng)用,使得硬件設(shè)計(jì)更加快速、靈活、完善,大大提高了整體系統(tǒng)的性能,并進(jìn)一步降低研制成本。2NIOSⅡ軟核2004年6月30日,Altera公司發(fā)布了支持新款CycloneⅡFPGA系列的NIO
3、SⅡ嵌入式微處理器。在Altera公司提供的軟件SOPC中加載NIOSⅡ核和相應(yīng)的外圍接口以及與定義響應(yīng)的自定義指令,然后對(duì)設(shè)計(jì)進(jìn)行綜合,下載到FGPGA中就可以設(shè)計(jì)一個(gè)具有特定功能的嵌入式處理器。2.1NIOSII簡(jiǎn)介NIOSⅡ系列嵌入式處理器是一款通用的RISC結(jié)構(gòu)的CPU,它定位于廣泛的嵌入式應(yīng)用。使用領(lǐng)先的設(shè)計(jì)軟件———Altera公司的QuartusⅡ軟件以及SOPCBuilder工具,可以將NIOSⅡ處理器嵌入到系統(tǒng)中。另外,NIOSⅡ處理器具有完善的軟件開發(fā)套件,包括編譯器、集成開發(fā)環(huán)境(IDE)、JTAG調(diào)試器、
4、實(shí)時(shí)操作系統(tǒng)(RTOS)和TCP/IP協(xié)議棧。圖1顯示了NIOSⅡ處理器核的模塊圖。圖1NIOSⅡ處理器軟核的模塊圖2.2NIOSII系列嵌入式處理器的特點(diǎn)(1)CPU結(jié)構(gòu):32位RISC指令集(32位數(shù)據(jù)線寬度,32個(gè)通用寄存器,32個(gè)外部中斷源,2GB尋址空間)。(2)片內(nèi)調(diào)試:基于JTAG邊界掃描測(cè)試的調(diào)試邏輯,支持硬件斷點(diǎn),數(shù)據(jù)觸發(fā),以及片外和片內(nèi)的調(diào)試跟蹤。(3)定制指令:最多達(dá)256個(gè)用戶定義的CPU指令。(4)軟件開發(fā)工具:NIOSⅡ的IDE,基于GNU的編譯器,硬件輔助的調(diào)試模塊。(5)可配置外設(shè):60多個(gè)外設(shè),
5、提供種類繁多的配置選擇,包括USB、存儲(chǔ)控制器等。(6)IP、TCP/IP協(xié)議棧:提供了BerkeleysocketAPI支持IP、ICMP、UDP和帶擁塞控制的TCP、RTT固件及快速恢復(fù)/快速重傳。(7)RTOS:MicroC/OS2ⅡRTOS,提供源碼的操作系統(tǒng),支持航空設(shè)備RTCADO2178B標(biāo)準(zhǔn)的強(qiáng)制要求。3系統(tǒng)設(shè)計(jì)3.1系統(tǒng)結(jié)構(gòu)1992年5月,MILTRE公司的JeoMitola首次明確提出了軟件無(wú)線電(SHz,輸入范圍1Vp-pto2Vp-p可選,采用3V供電時(shí)功耗只有366msps,后端處理速度最高達(dá)55Msp
6、s??偟某槿∫蜃臃秶?~16384,輸出采樣速率可達(dá)12.94Msps,輸出低通帶寬最寬為982kHz(IF帶寬1.96MHz)。最高支持14bits字長(zhǎng)的數(shù)據(jù)并行輸入,輸出形式靈活多樣,既可并行輸出又可串行輸出,既可選擇直角坐標(biāo)數(shù)據(jù)輸出又能選擇極坐標(biāo)數(shù)據(jù)輸出,可選擇輸出幅度、瞬時(shí)相位和頻率等參數(shù)。另外,HSP50214B環(huán)內(nèi)帶電平檢測(cè)器,可為IF自動(dòng)增益控制提供支持。HSP50214B功能非常強(qiáng)大,使用相當(dāng)靈活,可以解調(diào)AM、FM、FSK信號(hào)。與HSP50210一起使用,還可以解調(diào)SSB和PSK信號(hào)。3.2.1.3數(shù)字科斯塔
7、斯環(huán)數(shù)字科斯塔斯環(huán)采用的是Harris公司的芯片HSP50210它的主要功能有:匹配濾波、直角坐標(biāo)向極坐標(biāo)轉(zhuǎn)換、軟判決限幅、AGC微調(diào)、同步誤差檢測(cè)和系統(tǒng)工作狀態(tài)檢測(cè),HSP50210是中頻數(shù)字處理單元的關(guān)鍵部分,它的工作性能直接影響著整個(gè)系統(tǒng)的誤碼率,因此必須仔細(xì)考慮,其中的難點(diǎn)是同步環(huán)路的配置。HSP50210是Harris公司生產(chǎn)的數(shù)字科斯塔司環(huán)專用電路,其功能也很強(qiáng)大。時(shí)鐘處理速率高達(dá)52MHz,內(nèi)部具有以下功能:(1)可選升余弦匹配濾波器/積分和去除濾波器(I/D濾波器);(2)二階載波和碼元跟蹤濾波器;(3)自動(dòng)增益
8、控制電路;(4)鑒頻器;(5)鎖定檢測(cè)器;(6)數(shù)據(jù)質(zhì)量和信號(hào)電平檢測(cè)電路;(7)直角坐標(biāo)向極坐標(biāo)轉(zhuǎn)化電路;(8)8-Bits微機(jī)控制接口。3.2.1.4控制電路在FPGA內(nèi)部,加入一些控制模塊,外設(shè)進(jìn)行控制,如HSP50210的初始化模塊和對(duì)HSP50214B