數(shù)電實(shí)驗(yàn)eda工具軟件的使用實(shí)驗(yàn)報(bào)告

《數(shù)電實(shí)驗(yàn)eda工具軟件的使用實(shí)驗(yàn)報(bào)告》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫。

1、數(shù)電實(shí)驗(yàn)eda工具軟件的使用實(shí)驗(yàn)報(bào)告總結(jié)：通過本次實(shí)驗(yàn)已經(jīng)初步掌握了QuartusⅡ軟件的使用方法，并掌握了如何利用QuartusⅡ軟件進(jìn)行利用圖形輸入法輸入和仿真簡單的邏輯電路。篇二：數(shù)字電路與EDA實(shí)踐實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)名稱邏輯代數(shù)基礎(chǔ)與邏輯門電路仿真實(shí)驗(yàn)課程名稱數(shù)字電路與EDA實(shí)踐實(shí)驗(yàn)時(shí)間2014年XX月XX日（第2-5周）實(shí)驗(yàn)名稱組合邏輯電路仿真實(shí)驗(yàn)課程名稱數(shù)字電路與EDA實(shí)踐實(shí)驗(yàn)時(shí)間2014年XX月XX日（第6-7周）實(shí)驗(yàn)名稱觸發(fā)器仿真實(shí)驗(yàn)課程名稱數(shù)字電路與EDA實(shí)踐實(shí)驗(yàn)時(shí)間2014年XX月XX日（第8-9周）實(shí)驗(yàn)名稱時(shí)序邏輯電路仿真實(shí)驗(yàn)課程名稱數(shù)字

2、電路與EDA實(shí)踐實(shí)驗(yàn)時(shí)間2014年XX月XX日（第10-11周）實(shí)驗(yàn)名稱脈沖波形的產(chǎn)生與整形電路仿真實(shí)驗(yàn)課程名稱數(shù)字電路與EDA實(shí)踐實(shí)驗(yàn)時(shí)間2014年XX月XX日（第12-13周）篇三：EDA實(shí)驗(yàn)報(bào)告《數(shù)字電路與系統(tǒng)設(shè)計(jì)》EDA實(shí)驗(yàn)報(bào)告班級：021014學(xué)號：021012**姓名：張**西安電子科技大學(xué)電子工程學(xué)院雙路并行交通燈實(shí)驗(yàn)設(shè)計(jì)一、實(shí)驗(yàn)功能介紹本系統(tǒng)是根據(jù)實(shí)際交通情況，利用verilog語言設(shè)計(jì)，并在Basys2FPGA開發(fā)板上實(shí)現(xiàn)的雙路并行交通燈。該系統(tǒng)有下面4個(gè)狀態(tài)：1.道路1的紅燈轉(zhuǎn)綠燈，同時(shí)道路2的黃燈轉(zhuǎn)紅燈，時(shí)間持續(xù)10秒鐘；2.道路1

3、的綠燈轉(zhuǎn)黃燈，同時(shí)道路2的紅燈接著亮，時(shí)間持續(xù)2秒鐘；3.道路1的黃燈轉(zhuǎn)紅燈，同時(shí)道路2的紅燈轉(zhuǎn)綠燈，時(shí)間持續(xù)10秒鐘；4.道路1的紅燈持續(xù)亮，同時(shí)道路2的綠燈轉(zhuǎn)黃燈，時(shí)間持續(xù)2秒鐘；交通燈滿足每條支路的工作狀態(tài)為：支路上的每盞燈由開發(fā)板上的LED燈代替，同時(shí)開發(fā)板上的數(shù)碼管也實(shí)時(shí)顯示兩條路上燈的剩余點(diǎn)亮?xí)r間，同時(shí)每盞燈的點(diǎn)亮?xí)r間可在程序中自行設(shè)計(jì)。系統(tǒng)中設(shè)置了一個(gè)復(fù)位鍵，復(fù)位鍵按下，系統(tǒng)立馬回復(fù)到狀態(tài)1.二、實(shí)驗(yàn)條件1．Basys2FPGA開發(fā)板Basys2FPGA開發(fā)板是一個(gè)電路設(shè)計(jì)實(shí)現(xiàn)平臺(tái)，任何人都可以通過它來搭建一個(gè)真正的數(shù)字電路。Basys2是

4、圍繞著一個(gè)Spartan-3EFPGA芯片和一個(gè)AtmelAT90USBUSB控制器搭建的，它提供了完整、隨時(shí)可以使用的硬件平臺(tái)，并且它適合于從基本邏輯器件到復(fù)雜控制器件的各種主機(jī)電路。主要特點(diǎn)如下：XilinxSpartan3EFPGA，10萬或25萬門，F(xiàn)PGA特性18位乘法器，72位高速雙端口BlockRAM，以及500MHz+運(yùn)算能力，USB2.0高速接口提供FPGA配置和數(shù)據(jù)傳輸，XilinxPlatformFlashROM可以無限次存儲(chǔ)FPGA配置，用戶可配置晶振（25，50，100MHz），另附可連接第二個(gè)時(shí)鐘晶振的插座，三個(gè)內(nèi)置穩(wěn)壓器（1

5、.2V，2.5V，和3.3V），允許使用3.5V-5.5V的外部電源供電，8個(gè)用戶可編程LED指示燈，4個(gè)七段數(shù)碼管顯示器，4個(gè)按鍵開關(guān)，8個(gè)滑動(dòng)開關(guān)，1個(gè)PS/2接口和1個(gè)8位VGA顯示接口，4個(gè)6針用戶擴(kuò)展接口，可以用來連接DigilentPMOD附屬電路板，需要Adept2.0或更新版本軟件來進(jìn)行操作。2．仿真軟件ModelsimSE6.5eModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真

6、速度快，編譯的代碼與平臺(tái)無關(guān)，便于保護(hù)IP核，個(gè)性化的圖形界面和用戶接口，為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的手段，是FPGA/ASIC設(shè)計(jì)的首選仿真軟件。3．電子設(shè)計(jì)軟件XilinxISEDesignSuite13.2XilinxISEDesignSuite是利用新技術(shù)來降低總設(shè)計(jì)成本的電子設(shè)計(jì)套件軟件，并且實(shí)現(xiàn)了比任何其它PLD解決方案更高的性能。借助XilinxISEDesignSuite的突破性技術(shù)提高系統(tǒng)級設(shè)計(jì)效率并加快產(chǎn)品投產(chǎn)。ISEDesignSuite采用各種方法來實(shí)現(xiàn)團(tuán)隊(duì)設(shè)計(jì)、功耗優(yōu)化以及簡化IP集成，從而分發(fā)揮Xilinx目標(biāo)設(shè)計(jì)平臺(tái)在配置邏輯

7、、嵌入式和DSP設(shè)計(jì)方面的潛力。4．開發(fā)語言--VerilogHDLVerilogHDL就是在用途最廣泛的C語言的基礎(chǔ)上發(fā)展起來的一種硬件描述語言，它是由GDA(Gateation)公司的PhilMoorby在1983年末首創(chuàng)的，最初只設(shè)計(jì)了一個(gè)仿真與驗(yàn)證工具，之后又陸續(xù)開發(fā)了相關(guān)的故障模擬與時(shí)序分析工具。1985年Moorby推出它的第三個(gè)商用仿真器Verilog-XL,獲得了巨大的成功，從而使得VerilogHDL迅速得到推廣應(yīng)用。1989年CADENCE公司收購了GDA公司，使得VerilogHDL成為了該公司的獨(dú)家專利。1990年CADENCE公

8、司公開發(fā)表了VerilogHDL,并成立LVI組織以促進(jìn)VerilogHDL成為