基于fpga的數(shù)字鬧鐘設(shè)計

《基于fpga的數(shù)字鬧鐘設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、摘要隨著EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴大與深入，EDA技術(shù)在電子信息、通信、自動控制及計算機應(yīng)用領(lǐng)域的重要性日益突出。EDA技術(shù)就是依賴功能強大的計算機，在EDA工具軟件平臺上，對以硬件描述語言VHDL為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。本文介紹了基于VHDL硬件描述語言設(shè)計的多功能數(shù)字鬧鐘的思路和技巧。在Quartus11開發(fā)環(huán)境中編譯和仿真了所設(shè)計的程序，并逐一調(diào)試驗證程序的運行狀況。仿真和驗證的結(jié)果表明，該設(shè)計方法切實可行，該數(shù)字鬧鐘可以

2、實現(xiàn)調(diào)時定時鬧鐘播放音樂功能具有一定的實際應(yīng)用性。關(guān)鍵詞：鬧鐘FPGAVHDLAbstract目錄目錄摘要I目錄III第一章選題背景11.1選題研究內(nèi)容11.2課題研究功能11.3課題相關(guān)技術(shù)應(yīng)用1第二章FPGA簡介32.1FPGA概述32.1.1FPGA基本結(jié)構(gòu)32.2FPGA編程原理32.3FPGA設(shè)計流程4第三章數(shù)字鬧鐘整體方案設(shè)計73.1數(shù)字鬧鐘整體設(shè)計73.1.1數(shù)字鬧鐘各部分作用73.2數(shù)字鐘的工作原理7第四章模塊電路設(shè)計94.1模塊電路圖設(shè)計94.2各模塊電路設(shè)計9第五章實驗結(jié)果165.1

3、實驗概述165.2實驗仿真結(jié)果16第六章總結(jié)與展望18研究結(jié)論18研究展望18致謝20參考文獻22附錄1部分模塊代碼24附錄2動態(tài)掃描模塊程序3333目錄33第一章選題背景第一章選題背景1.1選題研究內(nèi)容設(shè)計一個24小時的鬧鐘，該鬧鐘由顯示屏、數(shù)字鍵、TIME鍵、ALARM鍵、揚聲器組成。鬧鐘總體系統(tǒng)包括如下幾步分組成：用于鍵盤輸入預(yù)置數(shù)字的鍵盤緩沖器；用于時鐘計數(shù)的計數(shù)器；用于保存鬧鐘時間的鬧鐘寄存器；用于顯示的七段數(shù)碼顯示器及控制以上各個部分協(xié)同工作的鬧鐘控制器。1.2課題研究功能(1)計時功能：這

4、是本計時器設(shè)計的基本功能，可進行時、分、秒計時，并顯示。(2)鬧鐘功能：如果當(dāng)前時間與設(shè)置的鬧鐘時間相同，則揚聲器發(fā)出一段音樂，并維持一分鐘。(3)調(diào)時調(diào)分調(diào)鬧鐘功能：當(dāng)需要校時或者要重新設(shè)置鬧鐘的時間時，可通過實驗箱上的按鍵控制。1.3課題相關(guān)技術(shù)應(yīng)用EDA技術(shù)和硬件描述語言VHDL的基礎(chǔ)知識，通過對工程實例的系統(tǒng)分析、程序設(shè)計和仿真，深入細致地討論了它們在數(shù)字系統(tǒng)設(shè)計中的廣泛應(yīng)用。電子設(shè)計自動化(ElectronicDesignAutomation，即EDA)技術(shù)是指包括電路系統(tǒng)設(shè)計、系統(tǒng)仿真、設(shè)計

5、綜合、PCB版圖設(shè)計和制版的一整套自動化流程。隨著計算機、集成電路和電子設(shè)計技術(shù)的高速發(fā)展，EDA技術(shù)已經(jīng)滲透到百姓生活的各個角落，日益成為電子信息類產(chǎn)品的支柱產(chǎn)業(yè)。秒表、彩燈控制器、搶答器、電梯控制器、出租車計費器、微波爐控制器、FIR濾波器、I2C控制器、DDS、序列檢測器、自動售貨機、函數(shù)發(fā)生器、調(diào)制解調(diào)器和UART等15個數(shù)字系統(tǒng)的VHDL設(shè)計范例，給用戶演示了數(shù)字電路的設(shè)計方法和思路。當(dāng)今電子產(chǎn)品正向功能多元化,體積最小化,功耗最低化的方向發(fā)展。它與傳統(tǒng)的電子產(chǎn)品在設(shè)計上的顯著區(qū)別師大量使用大

6、規(guī)模可編程邏輯器件，使產(chǎn)品的性能提高，體積縮小，功耗降低.同時廣泛運用現(xiàn)代計算機技術(shù)，提高產(chǎn)品的自動化程度和競爭力，縮短研發(fā)周期。EDA技術(shù)正是為了適應(yīng)現(xiàn)代電子技術(shù)的要求，吸收眾多學(xué)科最新科技成果而形成的一門新技術(shù)。33第一章選題背景33第二章FPGA簡介第二章FPGA簡介2.1FPGA概述FPGA是現(xiàn)場可編程門陣列（FieldProgrammableGateArray）的簡稱，與之相應(yīng)的CPLD是復(fù)雜可編程邏輯器件（ComplexProgrammableLogicDevice）的簡稱，兩者的功能基本相

7、同，只是實現(xiàn)原理略有不同，所以有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或CPLD/PGFA。CPLD/PGFA幾乎能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡單的74電路。它如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入或硬件描述語言自由的設(shè)計一個數(shù)字系統(tǒng)。通過軟件仿真可以事先驗證設(shè)計的正確性，在PCB完成以后，利用CPLD/FPGA的在線修改功能，隨時修改設(shè)計而不必改動硬件電路。使用CPLA/FPGA開發(fā)數(shù)字電路，可以大大縮短設(shè)計時間，減少PCB面積，提高系統(tǒng)的可靠性。這些優(yōu)點使

8、得CPLA/FPGA技術(shù)在20世紀(jì)90年代以后得到飛速的發(fā)展，同時也大大推動了EDA軟件和硬件描述語言HDL的進步。2.1.1FPGA基本結(jié)構(gòu)FPGA一般由3種可編程電路和一個用于存放編程數(shù)據(jù)的靜態(tài)存儲器SRAM組成。這3種可編程電路是：可編程邏輯模塊（CLB--ConfigurableLogicBlock）、輸入/輸出模塊（IOB--I/OBlock）和互連資源（IR—InterconnectResource）?？删幊踢壿嬆KCLB是實現(xiàn)